A3P1000-FGG256M FPGA - вентильная матрица A3P1000-FGG256M поля Programmable

[Actel]

1 – ProASIC®3 внезапная семья FPGAs с опционной мягкой поддержкой РУКИ

Особенности и преимущества

Большая емкость
• 15 k к ворота 1 системы m
• До 144 kbits истинного Двойн-порта SRAM
• До 300 потребитель I/Os
Reprogrammable внезапная технология
• 130 nm, металл 7-Layer (6 медь), основанный на Вспышк CMOS
Процесс
• Живите на поддержке уровня 0 включения питания (LAPU)
• Решение Одно-обломока
• Сохраняет запрограммированный дизайн приведенный в действие
Высокая эффективность
• Системная производительность 350 MHz
• 3,3 v, 66 64-разрядное MHz † PCI
Программирование В-системы (ISP) и безопасность
• Обеспечьте ISP используя выдвинутый На-обломок 128-Bit
Расшифровка стандарта шифрования (AES) (за исключением ARM®-
позволенные приборы ProASIC®3) через JTAG (IEEE 1532-
уступчивое) †
• FlashLock® для того чтобы обеспечить содержание FPGA
Низкая мощность
• Напряжение тока ядра для низкой мощности
• Поддержка для 1,5 только для V систем
• Переключатели Низко-импеданса внезапные
Высокопроизводительная направляя иерархия
• Поделенные на сегменты, иерархические трасса и структура часов
Предварительный I/O
• 700 Mbps ГДР, LVDS-способное I/Os (A3P250 и вышеуказанные)
• 1,5 деятельность Смешанн-напряжения тока v, 1,8 v, 2,5 v, и 3,3 v
• Банк-дискретные напряжения тока-вверх I/O до 4 банка в обломок
• Одно-законченные стандарты I/O: LVTTL, LVCMOS 3,3 V/
2,5 v/1,8 v/1,5 v, 3,3 † v PCI/3,3 v PCI-X и
Входной сигнал v/5,0 LVCMOS 2,5 v
• Дифференциальные стандарты I/O: LVPECL, LVDS, BLVDS, и
M-LVDS (A3P250 и вышеуказанное)
• I/O регистрирует на входном сигнале, выходе, и включает пути
• Горяч-Swappable и холодное экономно ‡ I/Os
• Programmable † тарифа ряда выхода и прочность привода
• Слабое Pull-Up/-Down
• Тест развертки границы IEEE 1149,1 (JTAG)
• Pin-совместимые пакеты через семью ProASIC3
Цепь часов подготовляя (CCC) и † PLL
• 6 блоков CCC, одного с интегрированным PLL
• Конфигурируемый сдвиг фазы, умножит/граница, задержка
Возможности и внешняя обратная связь
• Широкий диапазон изменения частот входного сигнала (1,5 MHz к 350 MHz)
Врезанное † памяти
• 1 kbit энергонезависимой памяти потребителя FlashROM
• SRAMs и FIFOs с Переменная-Аспект-коэффициентом 4,608-Bit
† Организаций (×1, ×2, ×4, ×9, и ×18) блоков RAM
• Истинный Двойн-порт SRAM (за исключением ×18)
Поддержка процессора РУКИ в ProASIC3 FPGAs
• M1 и M7 ProASIC3 Devices-Cortex-M1 и
Мягкий процессор CoreMP7 доступный с или без
Отлаживайте