A3P1000-FGG256M FPGA - feldprogrammierbare Gatteranordnung A3P1000-FGG256M

[Actel]

1 – ProASIC®3 grelle Familie FPGAs mit optionaler weicher ARM Unterstützung

Eigenschaften und Nutzen

Hohe Kapazität
• 15 k bis 1 M System Gates
• Bis 144 kbits wahrer Doppel-Hafen SRAM
• Bis 300 Benutzer I/Os
Neu programmierbare grelle Technologie
• 130 Nanometer, Metall 7-Layer (6 Kupfer), Blitz-ansässiger CMOS
Prozess
• Leben Sie der Unterstützung an des Einschalten-(LAPU) des Niveau-0
• Einzel-Chip-Lösung
• Behält programmierten Entwurf, wenn Sie weg angetrieben werden
Hochleistung
• 350 MHZ-Systemleistung
• 3,3 V, 66 MHZ 64-Bit-PCI-†
In-System-Programmierung (ISP) und Sicherheit
• Sichern Sie ISP unter Verwendung des vorangebrachten Auf-Chips 128-Bit
Dekodierung des Verschlüsselungs-Standard-(AES) (ausgenommen ARM®-
ermöglichte Geräte ProASIC®3) über JTAG (IEEE 1532-
konformes) †
• FlashLock®, zum von FPGA-Inhalt zu sichern
Geringe Energie
• Kern-Spannung für geringe Energie
• Unterstützung für 1,5 nur für V Systeme
• Niederohmige grelle Schalter
Leistungsstarke Verlegungshierarchie
• Segmentiert, hierarchical routing und Uhr-Struktur
Modernes Input/Output
• 700 Mbps DDR, LVDS-fähiges I/Os (A3P250 und oben genannte)
• 1,5 Operation V, Misch-Spannung mit 1,8 V, mit 2,5 V und 3,3 v-
• Bank-auswählbare Input-/Outputspannungen-oben zu 4 Banken pro Chip
• Unsymmetrische Input-/Outputstandards: LVTTL, LVCMOS 3,3 V/
2,5 V/1,8 V/1,5 V, 3,3 † V PCI/3,3 V PCI-X und
LVCMOS 2,5 Input V/5,0 V
• Differenziale Input-/Outputstandards: LVPECL, LVDS, BLVDS und
M-LVDS (A3P250 und oben genanntes)
• Input/Output registriert auf Input, Ertrag und ermöglicht Wegen
• Heiß-austauschbares und kaltes Sparsamkeitsi-/os‡
• Programmierbares Ertrag-Anstiegsgeschwindigkeit † und Antriebs-Stärke
• Schwach ziehen Sie /-Down hoch
• Grenzscan-Test IEEE 1149,1 (JTAG)
• Pin-kompatible Pakete über der Familie ProASIC3
Uhr-Konditionierungsstromkreis (CCC) und PLL-†
• Sechs CCC-Blöcke, einer mit einem integrierten PLL
• Konfigurierbare Phasenverschiebung, Multiplizieren/Dividieren, Verzögerung
Fähigkeiten und externes Feedback
• Breiter Eingangsfrequenzbereich (1,5 MHZ bis 350 MHZ)
Eingebettetes Gedächtnis †
• 1 kbit FlashROM-Benutzer-Permanentspeicher
• SRAMs und FIFOs mit Variabel-Aspekt-Verhältnis 4,608-Bit
Organisationen (×1, ×2, ×4, ×9 und ×18) RAM Blockss †
• Wahrer Doppel-Hafen SRAM (ausgenommen ×18)
ARM Prozessor-Unterstützung in ProASIC3 FPGAs
• M1 und M7 ProASIC3 Devices-Cortex-M1 und
Weicher Prozessor CoreMP7 verfügbar mit oder ohne
Prüfen Sie aus