A3P1000-FGG256M FPGA - disposição de porta programável A3P1000-FGG256M do campo

[Actel]

1 – ProASIC®3 família instantânea FPGAs com apoio macio opcional do BRAÇO

Características e benefícios

De alta capacidade
• 15 k a 1 M System Gates
• Até 144 kbits do Duplo-porto verdadeiro SRAM
• Até 300 usuário I/Os
Tecnologia instantânea Reprogrammable
• 130 nanômetro, metal 7-Layer (cobre 6), Flash-basearam o CMOS
Processo
• Viva no apoio do nível 0 da ligação inicial (LAPU)
• Solução da Único-microplaqueta
• Retém o projeto programado quando posto fora
Elevado desempenho
• Um desempenho do sistema de 350 megahertz
• 3,3 V, 66 megahertz de † 64-bit do PCI
Programação do Em-sistema (ISP) e segurança
• O ISP seguro que usa a Em-microplaqueta 128-Bit avançou
Descriptografia do padrão da criptografia (AES) (exceto ARM®-
dispositivos ProASIC®3 permitidos) através de JTAG (IEEE 1532-
complacente) †
• FlashLock® para fixar índices de FPGA
Baixa potência
• Tensão do núcleo para a baixa potência
• Apoio para 1,5 sistemas de V-Only
• Interruptores instantâneos da Baixo-impedância
Hierarquia de distribuição de capacidade elevada
• Segmentado, hierarchical routing e estrutura do pulso de disparo
I/O avançado
• 700 Mbps RDA, I/Os LVDS-capaz (A3P250 e acima)
• 1,5 operação de V, de Misturado-tensão de 1,8 V, de 2,5 V, e de 3,3 V
• Tensões-acima Banco-selecionáveis do I/O a 4 bancos pela microplaqueta
• Padrões Único-terminados do I/O: LVTTL, LVCMOS 3,3 V/
2,5 V/1,8 V/1,5 V, 3,3 † de V PCI/3,3 V PCI-X e
LVCMOS 2,5 entrada de V/5,0 V
• Padrões diferenciais do I/O: LVPECL, LVDS, BLVDS, e
M-LVDS (A3P250 e acima)
• O I/O registra-se na entrada, saída, e permite-se trajetos
• ‡ De poupança Quente-Swappable e frio de I/Os
• † Da taxa de pântano da saída e força programáveis da movimentação
• Fraco levante /-Down
• Teste da varredura do limite de IEEE 1149,1 (JTAG)
• Pacotes Pin-compatíveis através da família ProASIC3
Circuito de acondicionamento do pulso de disparo (CCC) e † de PLL
• Seis blocos do CCC, um com um PLL integrado
• O Fase-deslocamento configurável, multiplica/partilha, atraso
Capacidades e feedback externo
• Escala de frequência entrada larga (1,5 megahertz a 350 megahertz)
† Encaixado da memória
• 1 kbit da memória permanente do usuário de FlashROM
• SRAMs e FIFOs com Variável-Aspecto-relação 4,608-Bit
† Das organizações (×1, ×2, ×4, ×9, e ×18) de RAM Blocks
• Duplo-porto verdadeiro SRAM (exceto ×18)
Apoio do processador do BRAÇO em ProASIC3 FPGAs
• M1 e M7 ProASIC3 Devices-Cortex-M1 e
Processador CoreMP7 macio disponível com ou sem
Elimine erros