Микроконтроллер РУКИ LPC1752FBD80 - МАРКИРОВКА MCU LPC1752FBD80 LQFP80 СТАНДАРТНАЯ * ПОДНОС СУХОЙ

 

Общее описание

LPC1759/58/56/54/52/51 РУКА Cortex-M3 основали микроконтроллеры для врезанных применений отличая высоким уровнем интеграции и потребления низкой мощности. РУКА Cortex-M3 ядр следующего поколени которое предлагает повышения системы как увеличенный отлаживает особенности и высокий уровень интеграции блока поддержки.
LPC1758/56/57/54/52/51 работают на частотах C.P.U. до 100 MHz. LPC1759 работает на частотах C.P.U. до 120 MHz. C.P.U. РУКИ Cortex-M3 включает трубопровод 3 этапов и использует архитектуру Гарвард с отдельной местной инструкцией и шинами данных так же, как третьим автобусом для peripherals. C.P.U. РУКИ Cortex-M3 также включает внутренний блок prefetch который поддерживает умозрительный разветвлять.
Периферийный комплект LPC1759/58/56/54/52/51 включает кб до 512 кб флэш-памяти, до 64 памяти данных, интерфейс прибора MAC локальных сетей, USB/Host/OTG, регулятор DMA 8 каналов общецелевой, 4 UARTs, 2 канала КОНСЕРВНОЙ БАНКИ, 2 регулятора SSP, интерфейс SPI, 2 интерфейса I2C-bus, входной сигнал 2 плюс 2 интерфейс выхода I2S-bus, 6 бит бит ADC канала 12, 10 DAC, управление мотора PWM, интерфейс кодировщика квадрирования, 4 общецелевых таймера, 6 выход общецелевое PWM, ультра-низкий реальний маштаб времени силы (RTC) с поставкой отдельной батареи, и до 52 общецелевых штыря I/O.

 

 

Особенности

■Процессор РУКИ Cortex-M3, бежать на частотах до 100 MHz (LPC1758/56/57/54/52/51) или до 120 MHz (LPC1759). Включен блок предохранения от памяти (MPU) поддерживая 8 регионов.
■Разъем РУКИ Cortex-M3 гнездился регулятор Vectored прерывания (NVIC).
■Память вспышки на-обломока до 512 кб программируя. Увеличенный акселератор флэш-памяти включает высокоскоростную деятельность 120 MHz со статусами ожидания нул.
■Программирование В-системы (ISP) и В-применение программируя (IAP) через программное обеспечение bootloader на-обломока.
■На-обломок SRAM включает:
* кб до 32 SRAM на C.P.U. с местным кодом/шиной данных для высокопроизводительного доступа C.P.U.
* 2/одно 16 блоков кб SRAM с отдельными каналами доступа для более высокого объема.
Эти блоки SRAM могут быть использованы для памяти локальных сетей (LPC1758 только), USB, и DMA, так же, как для общецелевой инструкции и хранения данных C.P.U.
■Регулятор DMA 8 каналов общецелевой (GPDMA) на матрице AHB разнослоистой которую можно использовать с SSP, I2S-bus, UART, Сетно-аналогов-к-цифровыми и Цифров-к-сетноыми-аналогов peripherals конвертера, сигналами спички таймера, и для передач памят-к-памяти.
■Разнослоистое соединение матрицы AHB обеспечивает отдельный автобус для каждого мастера AHB.
Мастера AHB включают C.P.U., общецелевой регулятор DMA, MAC локальных сетей (LPC1758 единственное), и интерфейс USB. Это соединение обеспечивает сообщение без задержек арбитража.
■Разделенный автобус APB позволяет высокому объему с немногими стойлами между C.P.U. и DMA.
■Последовательные интерфейсы:
* на LPC1758 только, MAC локальных сетей с интерфейсом RMII и преданном регуляторе DMA.
* регулятор прибора высшей скорости USB 2,0/Host/OTG с преданным регулятором DMA и на-обломок PHY для прибора, хозяина, и функций OTG. LPC1752/51 включают регулятор прибора USB только.
* 4 UARTs с частичным поколением скорости передачи информации в бодах, внутренней поддержкой FIFO, и DMA. Один UART имеет управлением модема поддержку I/O и RS-485/EIA-485, и один UART имеет поддержку IrDA.
* МОЖЕТ регулятор 2.0B с (LPC1754/52/51) каналами 2 (LPC1759/58/56) или одним.
* регулятор SPI с одновременным, серийным, дуплексным сообщением и programmable длиной данных.
* 2 регулятора SSP с возможностями FIFO и мульти-протокола. Интерфейсы SSP можно использовать с регулятором GPDMA.
* 2 интерфейса I2C-bus поддерживая быстрый режим с тарифом данных 400 kbit/s со множественными опознаванием адреса и режимом монитора.
* на LPC1759/58/56 только, интерфейс I2S (звука Интер-IC) для цифрового аудио входного сигнала или выход, с частичным управлением тарифа. Интерфейс I2S-bus можно использовать с GPDMA. Интерфейс I2S-bus поддерживает 3 провода и 4 данного по провода для того чтобы передать и получить так же, как вход-выход часов мастера.
■Другие peripherals:
* 52 общецелевых штыря I/O (GPIO) с конфигурируемой тягой-вверх/вниз с резисторов. Вся поддержка GPIOs работающий режим нового, конфигурируемого открыт-стока. Блоку GPIO получать доступ к через автобус AHB разнослоистый для быстрого доступа и располаган в памяти такие которым он поддерживает кольцевание и пользу бита Cortex-M3 общецелевым регулятором DMA.
* 12 сдержанный аналого-цифровой преобразователь (ADC) с входным сигналом передавая по мультиплексу среди 6 штырей, конверсионных курсов до 200 КГц, и множественных регистров результата. 12 бит ADC можно использовать с регулятором GPDMA.
* на LPC1759/58/56/54 только, конвертере 10 битов Цифров-к-сетноом-аналогов (DAC) с преданным таймером преобразования и поддержкой DMA.
* 4 общецелевых таймеры/счетчика, с итогом 3 входных сигналов и 10 захвата сравнивают выходы. Каждый блок таймера имеет внешний входной сигнал отсчета. Специфические события таймера можно выбрать для генерации запросов DMA.
* одно управление мотора PWM с поддержкой для трехфазного управления мотора.
* интерфейс кодировщика квадрирования который может контролировать один внешний кодировщик квадрирования.
* один блок стандарта PWM/timer с внешним входным сигналом отсчета.
* реальний маштаб времени (RTC) с отдельным доменом силы и преданным генератором RTC. Блок RTC включает 20 байт использующих энергию батаре резервных регистров.
* таймер сторожевого пса (WDT). WDT можно хронометрировать от внутреннего генератора RC, генератора RTC, или часов APB.
* таймер тикания системы РУКИ Cortex-M3, включая внешний вариант входного сигнала часов.
* повторяющийся прервите таймер (RIT) предусматривает programmable и повторение синхронизированные прерывания.
* каждое периферийное имеет свой собственный рассекатель часов для более дополнительных энергосбережений.
■Стандартный тест JTAG/отлаживает интерфейс для совместимости с существующими инструментами. Серийный провод отлаживает и серийные варианты порта трассировки провода.
■Модуль трассировки эмулирования включает ненавязчивое, высокоскоростное вычерчивание в реальном времени исполнения инструкции.
■Интегрированный PMU (блок управления силы) автоматически регулирует внутренние регуляторы для того чтобы уменьшить расход энергии во время сна, глубокого сна, силы-вниз, и глубоких режимов силы-вниз.
■4 уменьшенных режима силы: Сон, Глубок-сон, сила-вниз, и глубокая сила-вниз.
■Одиночное электропитание 3,3 v (2,4 v до 3,6 v).
■Один входной сигнал внешнего прерывания конфигурируемый как край/уровень чувствительные. Все штыри на гаван 0 и гаван 2 можно использовать как источники прерывания края чувствительные.
■Входной сигнал Non-maskable прерывания (NMI).
■Регулятор прерывания пробуждения (WIC) позволяет C.P.U. автоматически проспать вверх от любого прерывания приоритета которое может произойти пока часы остановлены в глубоком сне, силе-вниз, и глубоких режимах силы-вниз.
■Процессор будильника от режима силы-вниз через любое прерывание способное для того чтобы работать во время режима силы-вниз (включает внешние прерывания, прерывание RTC, деятельность при USB, прерывание локальных сетей будильника (LPC1758 единственное), автобус КОНСЕРВНОЙ БАНКИ деятельность при, гаван 0/2 прерываний штыря, и NMI).
■Brownout обнаруживает с отдельным порогом для прерывания и, который принудили возврата.
■Возврат включения питания (POR).
■Кварцевый осциллятор с рабочим диапазоном 1 MHz к 25 MHz.
■4 генератор MHz внутренний RC уравновесил до 1% точность которую можно выборочно использовать как системные часы.
■PLL позволяет деятельности C.P.U. до максимального тарифа C.P.U. без потребности для высокочастотного кристалла. Май бежался от главного генератора, внутреннего генератора RC, или генератора RTC.
■USB PLL для добавленной гибкости.
■Код прочитал защиту (CRP) с различными уровнями безопасностью.
■Уникальный серийный номер прибора для целей идентификации.
■Доступный как 80 пакет штыря LQFP (12 mm × 12 mm × 1,4 mm).