ARM LPC1752FBD80 Mikroregler - STANDARDmarkierung MCU LPC1752FBD80 LQFP80 * BEHÄLTER TROCKEN

 

Allgemeine Beschreibung

Die LPC1759/58/56/54/52/51 sind ARM Cortex-M3 basierten Mikroregler für die eingebetteten Anwendungen, die eine hohe Stufe der Integration und der Leistungsaufnahme der geringen Energie kennzeichnen. Der ARM Cortex-M3 ist ein Kern der nächsten Generation, der Systemverbesserungen wie erhöht ausprüfen Eigenschaften und ein hochgradiges der Auflageblockintegration anbietet.
Die LPC1758/56/57/54/52/51 funktionieren bei CPU-Frequenzen von bis 100 MHZ. Das LPC1759 funktioniert bei CPU-Frequenzen von bis 120 MHZ. Die CPU DES ARM-Cortex-M3 enthält eine Rohrleitung mit 3 Stadien und verwendet eine Harvard-Architektur mit unterschiedlicher lokaler Anweisung und Datenbusse sowie ein dritter Bus für Peripherie. Die CPU DES ARM-Cortex-M3 schließt auch eine interne Einheit des vorzeitigen Abfangens ein, die die spekulative Verzweigung stützt.
Die Zusatzergänzung des LPC1759/58/56/54/52/51 umfasst KB bis 512 KB des Flash-Speichers, bis 64 des Datengedächtnisses, Ethernet MAC, USB-Schnittstelle Gerätes/Host/OTG, DMA-Controller des 8-Kanal-universellen Zweckes, 4 UARTs, 2 DOSEN-Kanäle, 2 SSP-Prüfer, SPI-Schnittstelle, 2 I2C-bus Schnittstellen, Input 2 plus 2 Schnittstelle des Ertrages I2S-bus, 6 Kanal12 Bit ADC, 10 Bit DAC, Motorsteuerung PWM, Quadratur-Kodiererschnittstelle, 4 universelle Timer, universeller Zweck PWM des Ertrages 6, ultra-niedriger Macht Echtzeituhr (RTC) mit Versorgung der unterschiedlichen Batterie und bis 52 universeller Input-/Outputstifte.

 

 

Eigenschaften

■Prozessor des ARMES Cortex-M3, laufend bei Frequenzen von bis 100 MHZ (LPC1758/56/57/54/52/51) oder von bis 120 MHZ (LPC1759). Eine Speicherschutz-Einheit (MPU) acht Regionen stützend ist eingeschlossen.
■Einbauten des ARMES Cortex-M3 nisteten Prüfer der gerichteten Unterbrechung (NVIC).
■Aufchip-Blitz-Programmierungsgedächtnis von bis 512 KB. Erhöhtes Flash-Speicher-Gaspedal ermöglicht Hochgeschwindigkeits-120 MHZ-Operation mit nullWartezuständen.
■In-System-Programmierung (ISP) und programmierende In-Anwendung (IAP) über Aufchipurladeprogramm-Software.
■Auf-Chip SRAM schließt ein:
* KB bis 32 von SRAM auf der CPU mit Gemeindeordnung/Datenbus für leistungsstarken CPU-Zugang.
* zwei/ein 16 KB SRAM Blöcke mit unterschiedlichen Zugriffswegen für höheren Durchsatz.
Diese SRAM-Blöcke werden benutzt möglicherweise für Gedächtnis des Ethernets (LPC1758 einzig), USBs und DMA sowie für universelle CPUanweisung und -Datenspeicherung.
■Acht Kanal universeller DMA-Controller (GPDMA) auf der mehrschichtigen Matrix AHB, die mit dem SSP, I2S-bus, UART, den Analog-Digital- und Digital-Analog-Wandler-Peripherie, Timer-Matchsignale und für Gedächtnis-zugedächtnisübertragungen benutzt werden kann.
■Mehrschichtige AHB-Matrixverbindung stellt einen unterschiedlichen Bus für jeden AHB-Meister zur Verfügung.
AHB-Meister schließen die CPU, universellen DEN DMA-Controller, das Ethernet MAC (nur LPC1758) und die USB-Schnittstelle ein. Diese Verbindung stellt Kommunikation ohne Schlichtungsverzögerungen zur Verfügung.
■Aufgespalteter APB-Bus erlaubt hohen Durchsatz mit wenigen Ställen zwischen der CPU und dem DMA.
■Serielle Schnittstellen:
* auf dem LPC1758 nur, Ethernet MAC mit RMII-Schnittstelle und engagiertem DMA-Controller.
* des Vollgeschwindigkeits-Gerätes USBs 2,0 Prüfer/Host/OTG mit engagiertem DMA-Controller und Aufchip PHY für Gerät, Wirt und OTG-Funktionen. Die LPC1752/51 schließen nur einen USB-Gerätprüfer mit ein.
* vier UARTs mit Bruchbaudgeneration, interner Fifo- und DMA-Unterstützung. Ein UART hat Modemsteuer-Unterstützung Input/Output und RS-485/EIA-485, und ein UART hat IrDA-Unterstützung.
* KANN Prüfer 2.0B mit (LPC1754/52/51) Kanälen zwei (LPC1759/58/56) oder einer.
* SPI-Prüfer mit synchroner, Serien-, voll- Duplexkommunikation und programmierbarer Datenlänge.
* zwei SSP-Prüfer mit Fifo und Mehrprotokollfähigkeiten. Die SSP-Schnittstellen können mit dem GPDMA-Prüfer benutzt werden.
* zwei I2C-bus Schnittstellen, die Einstellung schnell mit einer Datenrate von 400 kbit/s mit Mehradressenanerkennungs- und Monitormodus stützen.
* auf nur dem LPC1759/58/56, Schnittstelle I2S (Inter-IC-Ton) für digitalen Audioinput oder Ertrag, mit Bruchtarifkontrolle. Die I2S-bus Schnittstelle kann mit dem GPDMA benutzt werden. Die I2S-bus Schnittstelle stützt sich 3-polig und 4 Drahtdaten zu übertragen und zu empfangen sowie Taktgeberinput/output.
■Andere Peripherie:
* 52 Stifte Inputs/Output des universellen Zweckes (GPIO) mit konfigurierbarem ziehen/hinunter Widerstände hoch. Alle GPIOs-Unterstützung eine Betriebsart des neuen, konfigurierbaren Offenabflusses. Der GPIO-Block wird durch den mehrschichtigen Bus AHB für Schnellzugriffs erreicht und im Gedächtnis so ist, denen es Streifenbildung und Gebrauch des Stückchen Cortex-M3 durch den universellen DMA-Controller stützt.
* 12 gebissener Analog-Digital-Umsetzer (ADC) mit dem Input, der unter sechs Stiften, Umrechnugssätzen bis 200 kHz und mehrfachen Ergebnisregistern multiplext. Die 12 Bit ADC kann mit dem GPDMA-Prüfer benutzt werden.
* auf dem LPC1759/58/56/54 nur, 10 gebissenem Digital-Analog-Wandler (DAC) mit engagiertem Umwandlungstimer und DMA-Unterstützung.
* vier universelle Timer/Zähler, mit insgesamt drei Gefangennahme Input und zehn vergleichen Ertrag. Jeder Zeitgliedblock hat einen externen Zählungsinput. Spezifische Zeitüberwachung kann vorgewählt werden, um DMA-Anträge zu erzeugen.
* eine Motorsteuerung PWM mit Unterstützung zur Drehstrommotorsteuerung.
* Quadraturkodiererschnittstelle, die einen externen Quadraturkodierer überwachen kann.
* ein Block des Standards PWM/timer mit externem Zählungsinput.
* Echtzeituhr (RTC) mit einem unterschiedlichen Energiegebiet und engagierten EINEM RTC-Oszillator. Der RTC-Block umfasst 20 Bytes batteriebetriebene Ersatzregister.
* Zeitüberwachung (WDT). Das WDT kann vom internen RC-Oszillator, vom RTC-Oszillator oder von der APB-Uhr abgestoppt werden.
* System-Zeckentimer des ARMES Cortex-M3, einschließlich eine externe Takteingangwahl.
* sich wiederholend unterbrechen Sie Timer (RIT) zur Verfügung stellt programmierbares und das Wiederholen zeitgesteuerte Unterbrechungen.
* jedes Peripherie hat seinen eigenen Uhrteiler für weitere Energieeinsparungen.
■Standard-JTAG-Test/prüfen Schnittstelle für Kompatibilität mit vorhandenen Werkzeugen aus. Seriendraht prüfen und Seriendraht-Trace Port-Wahlen aus.
■Emulationsspurnmodul ermöglicht nicht-aufdringlicher, Hochgeschwindigkeitsrealzeitverfolgung der Befehlsausführung.
■Integriertes PMU (Energie-Verwaltungseinheit) justiert automatisch interne Regler, um Leistungsaufnahme während des Schlafes, des tiefen Schlafes, der Abschaltung und der tiefen Abschaltungsmodi herabzusetzen.
■Vier verringerte Energiemodi: Schlaf, Tief-Schlaf, Abschaltung und tiefe Abschaltung.
■Einzelne 3,3 v-Stromversorgung (2,4 V bis 3,6 V).
■Ein Input der externen Unterbrechung konfigurierbar als Rand/Niveau empfindlich. Alle Stifte von Port0 und Port2 können als empfindliche Unterbrechungsquellen des Randes verwendet werden.
■Input der nicht maskierbaren Unterbrechung (NMI).
■Die Wecken-Unterbrechungssteuerung (WIC) lässt die CPU von jeder möglicher Prioritätsunterbrechung automatisch aufwachen, die auftreten kann, während die Uhren im tiefen Schlaf, in der Abschaltung und in den tiefen Abschaltungsmodi gestoppt werden.
■Prozessor Weck- vom Abschaltungsmodus über irgendeine Unterbrechung fähig, während des Abschaltungsmodus zu benützen (schließt externe Unterbrechungen, RTC-Unterbrechung, USB-Tätigkeit, Weck- Unterbrechung des Ethernets (LPC1758 einzig), DOSEN-Bustätigkeit, Port-0/2 Stiftunterbrechung und NMI mit ein).
■Spannungsabfall ermitteln mit unterschiedlicher Schwelle für Unterbrechung und Zwangszurückstellen.
■Macht-auf Zurückstellen (POR).
■Quarzoszillator mit einem Betriebsbereich 1 MHZ bis 25 MHZ.
■4 trimmte interner RC Oszillator MHZ bis 1% Genauigkeit, die als Systemuhr beliebig verwendet werden kann.
■PLL erlaubt CPU-Operation bis zur maximalen CPU-Rate ohne den Bedarf an einem Hochfrequenzkristall. Mai wird vom Hauptoszillator, vom internen RC-Oszillator oder vom RTC-Oszillator laufen gelassen.
■USB PLL für addierte Flexibilität.
■Code las Schutz (CRP) mit verschiedenen Sicherheitsniveaus.
■Einzigartige Gerätseriennummer zum Zweck der Identifikation.
■Verfügbar als 80 Paket des Stift LQFP (12 Millimeter × 12 Millimeter × 1,4 Millimeter).