LPC1752FBD80 팔 마이크로컨트롤러 - MCU LPC1752FBD80 LQFP80 표준 마킹 트레이 건식

 

일반 설명

LPC1759/58/56/54/52/51은 높은 수준의 통합과 저 전력 소모를 특징으로 하는 임베디드 어플리케이션을 위한 팔 Cortex-M3 기반을 둔 마이크로컨트롤러입니다. 무기 Cortex-M3은 강화한 디버그 기능과 같은 시스템 개선을 제공하는 차세대 핵심과 더 높은 수준의 지지블럭 통합입니다.
LPC1758/56/57/54/52/51은 최고 100까지 마하즈의 CPU 주파수로 작동합니다. LPC1759는 최고 120까지 마하즈의 CPU 주파수로 작동합니다. 무기 Cortex-M3 CPU는 3 스테이지 파이프 라인을 통합시키고, 주변 기기를 위한 세번째 버스와 더불어 분리된 지역 교육과 데이터 버스와 하버드 구조를 사용합니다. 팔 Cortex-M3 CPU는 또한 내부인 것 명상적 갈래를 지원하는 유닛을 미리 불러오는 것을 포함합니다.
LPC1759/58/56/54/52/51의 주변적 보충물은 플래쉬 메모리, 데이터메모리의 최고 64까지 kB, 이더넷맥, usb 장치 / 진행자 / OTG 인터페이스, 8 채널 범용 DMA 제어기, 4 UART, 2개 깡통 채널, 2 SSP 제어기들, SPI 인터페이스, 2개 I2C-버스 인터페이스, 2 입력 이상 2개 생산 I2S-버스 인터페이스, 6 채널 12 비트 ADC, 10 비트 DAC, 모터 콘트롤 PWM, 사각 부호기 인터페이스, 4개 다용도의 타이머들, 6 생산 범용 PWM, 극히 낮은 전력의 512 kB까지 포함합니다 별도 배터리 공급과 최고 52까지 다용도의 I/O 핀과 실시간 클록 (RTC).

 

 

특징

최고 100까지 마하즈 (LPC1758/56/57/54/52/51)의 또는 최고 120까지 마하즈 (LPC1759)의 주파수에서 작동한 ■ 팔 Cortex-M3 프로세서. 8개 지역을 지원하는 메모리 보호 단위 (마이크로프로세서 유닛)은 포함됩니다.
■ 짜맞춘 팔 Cortex-M3은 벡터 인터럽트 제어기 (NVIC)를 보금자리를 지었습니다.
메모리의 프로그램을 짜는 512 kB 칩내장 플래시에 달하는 ■. 강화한 플래쉬 메모리 가속기는 영 대기 상태로 고속 120 마하즈 작전을 가능하게 합니다.
온칩 부트 로더 소프트웨어 를 경유하는 ■ 인시스템 프로그래밍 (ISP)와 어플리케이션 프로그래밍 (IAP).
■ 온칩으로 SRAM은 다음을 포함합니다 :
* 고성능 CPU 접근을 위한 로컬 코드 / 데이터 버스와 CPU 위의 SRAM의 최고 32까지 kB.
* 두 / 1시 16분 kB SRAM은 더 높은 처리량을 위한 분리된 접근 경로로 차단합니다.
이러한 SRAM 블록은 다용도의 CPU 교육과 데이터 스토리지에 대해서 뿐만 아니라, 이더넷 (단지 LPC1758)와 USB와 DMA 메모리에 대해 사용될 수 있습니다.
기억 장치간 열전달을 위해 ■ 여덟 채널 장군은 SSP와 사용되, I2S-버스, UART, 아날로그/디지털과 디지털 대 아날로그 변환기 주변 기기, 타이머 매치 신호일 수 있는 AHB 다층 매트릭스 위의 DMA 제어기 (GPDMA)를 의도합니다.
■ 다층 AHB 매트릭스 내부연락은 각각 AHB 마스터에게 분리 버스를 제공합니다.
AHB 마스터들은 CPU, 범용 DMA 제어기, 이더넷맥 (단지 LPC1758)와 USB 인터 페이스를 포함합니다. 이 내부연락은 통신에 어떤 회선 점유 지연을 제공하지 않습니다.
■ Split APB 버스는 CPU와 DMA 사이에 소수의 실속과고 출력을 허락합니다.
■ 직렬 인터페이스 :
* RMII 인터페이스와 헌신적 DMA 제어기와 단지 LPC1758, 이더넷맥에.
* USB 2.0 풀-스피드 디바이스 /는 헌신적이 으로 / OTG 제어기를 주관합니다 장치와 호스트와 OTG 기능을 위한 DMA 제어기와 온칩 PHY. LPC1752/51은 단지 USB 장치 제어기를 포함합니다.
* 단편적 전송 속도 생성과 내부 선입선출기와 DMA 지지와 4 UART. 한 UART는 모뎀제어 입출력과 RS-485/EIA-485 지원을 가지고 있고 한 UART가 적외선 통신 협회 지원을 합니다.
* 2 (LPC1759/58/56) 또는 1 (LPC1754/52/51)와 제어기는 2.0B명 채널이 생길 수 있고.
* 동시에 일어나는, 일련, 전 이중 통신과 프로그램형 데이터 길이와 SPI 제어기.
* FIFO와 다중 프로토콜 역량과 두 SSP 제어기들. SSP 인터페이스는 GPDMA 제어기를 사용될 수 있습니다.
* 2 I2C-버스는 400 kbit / Ｓ의 자료 비율과 지지 패스트 모드를 복수 주소 인식과 모니터 모드와 공유합니다.
* 단지 LPC1759/58/56에, I2S (인터-IC 음성)은 분수비 통제로, 디지털 오디오 입력 또는 출력을 위해 조화시킵니다. I2S-버스 인터페이스는 GPDMA와 함께 사용될 수 있습니다. I2S-버스 인터페이스는 자료가 마스터 클럭 입출력과 더불어 전하고, 받는 3개 와이어와 4개 와이어를 지원합니다.
■ 다른 주변 기기 :
저항기 아래에 있는 쉽게 잘 믿는 급상승 /와 * 52 다용도의 입출력 (GPIO) 핀. 모든 gpio는 새로운 쉽게 잘 믿는 개방 드레인 작동 모드를 지원합니다. 그것이 다용도의 DMA 제어기에 의해 Cortex-M3 비트 결찰과 사용을 지원하도록 GPIO 블록은 빠른 액세스를 위한 AHB 다층 버스를 통하여 접근되고 아직도 기억에 생생한 위치합니다.
최고 200까지 킬로 헤르츠와 다중 결과가 등록하는 6개 핀, 구매 전환율 중의 입력 다중화와 * 12 비트 아날로그-디지털 변환기 (ADC). 12 비트 ADC는 GPDMA 제어기를 사용될 수 있습니다.
* 단지 LPC1759/58/56/54, 헌신적 변환 타이머와 DMA 지원과의 10개의 비트 디지털 대 아날로그 변환기 (DAC)에.
* 범용 목적 타이머들 4명 /는 총 3 캡쳐 입력과 열개 비교 출력으로, 반대합니다. 각각 타이머 블록은 외부 카운트 입력을 가지고 있습니다. 특별한 타이머 이벤트는 DMA 요청을 발생시키기 위해 선택될 수 있습니다.
* 3상 모터 콘트롤을 위한 지원과 원 모터 제어 PWM.
* 외부 사각 부호기를 모니터링할 수 있는 사각 부호기 인터페이스.
* 외부 카운트 입력과 표준 PWM / 타이머 블록.
* 분리된 파워 도메인과 헌신적 RTC 진동자와 실시간 클록 (RTC). RTC 블록은 배터리로 움직이는 백업 레지스터의 20 바이트를 포함합니다.
* 감시 타이머 (WDT). WDT는 내부 RC 발진기 또는 RTC 진동자 또는 APB 시계로부터 시간이 재지.
* 외부 시계 입력 옵션을 포함하여 무기 Cortex-M3 시스템은 타이머를 똑딱똑딱 알립니다.
* 반복성 분할 타이머 (RIT)는 맞추어서 프로그램 가능하고 반복하여서 공급하고 중단합니다.
* 각각 주변 기기는 더 나은 전력 절감을 위해 그것의 자신의 클럭 분주부를 가지고 있습니다.
기존 툴 과의 호환성을위한 ■ 기준 JTAG 시험 / 오류 수정 인터페이스. 일련 와이어 디버그와 일련 와이어 트레이스 단자 옵션.
■ 대리 실행 트레이스 모듈은 명령 수행의 반침입적, 고속 실시간 추적을 가능하게 합니다.
■ 통합된 PMU (전원 관리 유니트)은 수면, 딥 슬립, 전원 끄기와 딥 파워 다운 모드 동안 소비 전력을 최소화하기 위해 자동적으로 내부 레귤레이터를 조정합니다.
■ 네 전력 감소 모드 : 잠, 딥 슬립, 전원 끄기와 깊은 전원 끄기.
■ 단일 3.3 Ｖ 전원 공급기 (3.6 Ｖ에 대한 2.4 Ｖ).
■ 한 외부 인터럽트는 모서리 / 레벨 센시티브로서 쉽게 잘 믿어서 입력했습니다. 항구 0과 항구 2 위의 모든 핀은 에지 센시티브 인터럽트 소스들로서 사용될 수 있습니다.
■ 마스크 불가능 인터럽트 (NMI)는 입력했습니다.
■ 슬립 해제 인터럽트 제어장치 (WIC)는 자동적으로 CPU가 시계가 딥 슬립과 전원 끄기와 딥 파워 다운 모드에 중지되는 동안 발생할 수 있는 어떠한 우선 순위 인터럽트로부터 깨어날 수 있게 허락합니다.
■ 작동할 수 있는 어떠한 일시정지 를 경유하는 전력 하강 모드로부터의 프로세서 기상은 전력 하강 모드 동안 외부가 중단하는 것을 (포함합니다, RTC 일시정지, USB 활동, 이더넷 기상 방해 (단지 LPC1758), 캔-버스 활동, 항구 0/2 핀 일시정지와 NMI).
■ 절전은 일시정지와 강제적 리셋에 대한 분리 임계값으로 검출합니다.
■ 파워온 리세트 (포르).
1 마하즈에서 25 마하즈의 동작 범위와 ■ 크리스탈 발진기.
■ 4 마하즈 내부 RC 발진기는 마음대로 시스템 클럭으로서 사용될 수 있는 1 % 정확도에 균형이 잡혔습니다.
■ PLL은 고주파 크리스탈이 필요없이 최대 CPU 비율까지 CPU 운영을 내줍니다. 주발진기 또는 내부 RC 발진기 또는 RTC 진동자로부터 운영될 수 있습니다.
부가 신축성을 위한 ■ USB PLL.
다양한 보안 등급과 ■ 코드 판독 보호 (CRP).
정체성 식별 목적을 위한 ■ 유일한 장치 일련 번호.
80개 핀 LQFP 패키지 (12 밀리미터 × 12 밀리미터 × 1.4 밀리미터)로서 이용 가능한 ■.