Semicondutor W971GG6SB-25 SAMA5D2 ICs de memória 1 Gbit DDR2 SDRAM / 2 Gbit LPDDR2

                                                                  Ficha de dados W971GG6SB-25

Especificações

Componente funcional compatível

Detalhes do produto

Descrição geral

A W971GG6SB é uma SDRAM DDR2 de 1G bits, organizada como 8,388Este dispositivo atinge taxas de transferência de alta velocidade de até 1066Mb/sec/pin (DDR2-1066) para várias aplicações.- 25As peças de grau -18 e 18I são conformes com a especificação DDR2-1066 (6-6-6) (o grau industrial de 18I, que é garantido para suportar -40 °C ≤ TCASE ≤ 95 °C).As peças de grau -25 e 25I são conformes com as especificações DDR2-800 (5-5-5) ou DDR2-800 (6-6-6) (o grau industrial de 25I que é garantido para suportar -40 °C ≤ TCASE ≤ 95 °C)As peças de grau -3 são conformes com a especificação DDR2-667 (5-5-5).
Todas as entradas de controle e endereço são sincronizadas com um par de relógios diferenciais fornecidos externamente.As entradas são bloqueadas no ponto transversal dos relógios diferenciais (CLK subindo e CLK descendo)Todas as E/S são sincronizadas com um único DQS ou par DQS-DQS diferenciado de forma sincronizada com a fonte.

Características

● Fornecimento de energia: VDD, VDDQ = 1,8 V ± 0,1 V
● Arquitetura Double Data Rate: duas transferências de dados por ciclo de relógio
● CAS Latência: 3, 4, 5, 6 e 7
● Duração da explosão: 4 e 8
● São transmitidos/recebidos dados através de estroboscópios bidirecionais de dados diferenciais (DQS e DQS)
● Alinhada na borda com dados de leitura e alinhada no centro com dados de gravação
● DLL alinha as transições DQ e DQS com o relógio
● Entradas de relógio diferencial (CLK e CLK)
● Máscaras de dados (DM) para gravação de dados
● Os comandos inseridos em cada borda positiva do CLK, dados e máscara de dados são referenciados para
ambas as bordas do DQS
● Compatível com o sistema CAS com programação de latência aditiva
eficiência do autocarro de dados
● Leia Latência = Latência Aditiva mais Latência CAS (RL = AL + CL)
● Ajuste de impedância de motorista fora do chip (OCD) e terminação em execução (ODT)
Melhor qualidade do sinal
● Função de pré-carregamento automático para rádios de leitura e escrita
● Modo de atualização automática e auto-actualização
● Desligamento de energia pré-carregado e desligamento de energia ativa
● Escrever uma máscara de dados
● Escrever Latência = Leia Latência - 1 (WL = RL - 1)
● Interface: SSTL_18
● Embalado em WBGA 84 Ball (8x12,5 mm2), usando materiais livres de chumbo compatíveis com a RoHS

DispositivoDescrições

Chip DRAM DDR2 SDRAM 1Gbit 64Mx16 1.8V 84-Pin WBGA

Quem somos nós?

É uma empresa profissional de comercialização de produtos eletrónicos que se dedica inteiramente à venda e ao serviço de semicondutores e componentes eletrónicos para clientes há mais de 10 anos,Especializam-se na venda de produtos novos e não utilizados, embalagem de fábrica original de componentes eletrônicos. especializados em IC, diodo, transistor, IGBT, conversor DC-DC...*** estabeleceu o nosso próprio conceito de serviço de vendas e já estabeleceu fortes parcerias com muitos fabricantes famosos e temos mais de 5,000Milhares de tipos de componentes eletrónicos para a sua escolha, sempre ao seu serviço!