半導体 W971GG6SB-25 SAMA5D2 メモリIC 1 Gbit DDR2 SDRAM / 2 Gbit LPDDR2

                                                                  W971GG6SB-25 データシート

仕様

機能的に互換性のある部品

製品詳細

一般的な説明

W971GG6SBは 1Gビット DDR2 SDRAMで 8つに分類されています388このデバイスは,さまざまなアプリケーションのために,1066Mb/sec/pin (DDR2-1066) まで高速転送速度を達成する. W971GG6SBは,次のグレードの部分に分類されています: -18, 18I,-25歳-18および18Iグレードの部品は,DDR2-1066 (6-6-6) 仕様に適合している (18I工業グレードは, -40°C ≤ TCASE ≤ 95°Cに対応することを保証する).-25および25Iグレードの部品は,DDR2-800 (5-5-5) またはDDR2-800 (6-6-6) 仕様に適合している (25I工業グレードは,保証される -40°C ≤ TCASE ≤ 95°Cに対応する)-3グレードの部品は DDR2-667 (5-5-5) 仕様に対応しています
すべての制御とアドレス入力が 外部から供給される差分時計のペアと同期されます入力は差分時計の交差点に固定されます (CLK上昇とCLK低下)すべてのI/Oは,単端DQSまたは分数DQS-DQSペアとソース同期モードで同期されます.

特徴

●電源: VDD,VDDQ = 1.8 V ± 0.1 V
● ダブルデータレートアーキテクチャ: 時計サイクルあたり2回のデータ転送
● CAS 遅延: 3, 4, 5, 6 と 7
● 爆発 期間: 4 と 8
● 双方向の差分データストロブ (DQS と DQS) がデータと送信/受信されます
● 読み込みデータと縁を並べ,書き込みデータと中心を並べ
● DLL は DQ と DQS の 移行 を 時計 に 合わせる
● 差点時計入力 (CLK と CLK)
● データ 書き込み の ための データ マスク (DM)
● 各ポジティブな CLK エッジ,データ,データマスクに入力されたコマンドは,参照されます
DQS の両端
● コマンドと処理をサポートするプログラム可能なCAS添加物遅延
データバス効率
● 読み込み遅延 = 加算遅延 + CAS 遅延 (RL = AL + CL)
● オフチップ・ドライバ・インペダンス調整 (OCD) とオン・ダイ・ターミネーション (ODT)
より良い信号品質
● 読み書き の 速さ の 自動 前充電 操作
● オートリフレッシュ と 自己リフレッシュ モード
● 前充電 停止 停止 停止 停止
● データ マスク を 書く
● 遅延 = 読み込み遅延 - 1 (WL = RL - 1) と書く
● インターフェース:SSTL_18
● WBGA 84 ボール (8x12.5 mm2) で 梱包 さ れ て,RoHS に 準拠 する 鉛 の ない 材料 を 使っ て い ます

装置記述

DRAM チップ DDR2 SDRAM 1Gbit 64Mx16 1.8V 84ピンのWBGA

俺たちは誰だ?

半導体と電子部品の販売とサービスに専念している専門電子マーケティング企業で,10年以上にわたり顧客にサービスを提供している.新品や未使用品の販売に特化したオリジナルの工場密封電子部品です IC,ダイオード,トランジスタ,IGBT,DC-DC変換...多くの有名なメーカーと強力なパートナーシップを確立し,5つ以上,000電子部品の千種類 あなたの選択のために,常にあなたのサービス!