XPC823EVR66B2 microprocesadores - MPU MPC8XX 256BGA del MPU PB-FREE 823E 66MHZ IC

                                                                  Ficha técnica XPC823EVR66B2

Detalles del producto

Descripción

El regulador de comunicaciones integrado del patio MPC860 (PowerQUICC™) es un microprocesador integrado del uno-microprocesador versátil y una combinación periférica diseñados para una variedad de usos del regulador. Sobresale particularmente en ambas comunicaciones y sistemas del establecimiento de una red. La unidad de PowerQUICC se refiere como el MPC860 en este manual.

Características

La lista siguiente resume las características dominantes MPC860:
• Solo-problema integrado, base de 32 bits de MPC8xx (que ejecuta la arquitectura de PowerPC) con treinta y dos registros de fines generales de 32 bits (GPRs)
— La base realiza la predicción de rama con prefetch condicional, sin la ejecución condicional
— 4 - o escondrijos y 4 de los datos 8-Kbyte - o escondrijo de la instrucción 16-Kbyte (véase el cuadro 1)
– los escondrijos de la instrucción 16-Kbyte son de cuatro terminales, sistema-asociativo con 256 sistemas;
los escondrijos de la instrucción 4-Kbyte son bidireccionales, sistema-asociativo con 128 sistemas.
– los escondrijos de los datos 8-Kbyte son bidireccionales, sistema-asociativo con 256 sistemas; los escondrijos de los datos 4-Kbyte son bidireccionales, sistema-asociativo con 128 sistemas.
– La coherencia del escondrijo para los escondrijos de la instrucción y de los datos se mantiene en 128 bloques del escondrijo del pedazo (4-word).
– Los escondrijos se dirigen, ejecutan un menos algoritmo (DE LRU) usado recientemente del reemplazo, y son físicamente bloqueables sobre una base del bloque del escondrijo.
— Los escondrijos de la instrucción y de los datos son reemplazo bidireccional, sistema-asociativo, físicamente dirigido, DE LRU, y granulosidad en línea bloqueable.
— MMUs con 32 la entrada TLB, la instrucción completamente asociativa, y datos TLBs
— Tamaños de página múltiples de la ayuda de MMUs de 4, 16, y 512 kilobytes, y de 8 MBYTEs; 16 espacios de dirección virtual y 16 grupos de la protección
— La en-microprocesador-emulación avanzada elimina errores de modo
• Hasta ómnibus de datos de 32 bits (apresto dinámico del autobús para 8, 16, y 32 pedazos)
• 32 líneas de la dirección
• Actúa en hasta 80 megaciclos
• Regulador de la memoria (ocho bancos)
— Contiene el regulador completo de RAM dinámico (COPITA)
— Cada banco puede ser un microprocesador selecto o RASto apoya un banco de la COPITA
— Hasta 15 estados de espera programables por el banco de memoria
— Interfaz de Glueless a la COPITA, a SIMMS, a SRAM, al EPROM, al EPROM de destello, y a otros dispositivos de memoria.
— Regulador de la COPITA programable apoyar la mayoría de los interfaces de la memoria del tamaño y de la velocidad
— Cuatro CASlines, cuatro WElines, un OEline
— Disponible microprocesador-selecto de la bota en el reset (opciones para 8, 16-, o de 32 bits memorias)
— Tamaños de bloque variables (kilobyte 32 a 256 MBYTE)
— A elección escriba la protección
— lógica del arbitraje del autobús del En-microprocesador
• Contadores de tiempo de fines generales
— Cuatro contadores de tiempo de 16 bits o dos contadores de tiempo de 32 bits
— El modo de la puerta puede permitir/inhabilitar la cuenta
— La interrupción se puede enmascarar en captura del partido y del acontecimiento de la referencia
• Unidad de la integración de sistema (SIU)
— Monitor del autobús
— Perro guardián del software
— Contador de tiempo periódico de la interrupción (HOYO)
— Modo de baja potencia de la parada
— Sintetizador del reloj
— Tres registros paralelos de la entrada-salida con capacidad del abierto-dren
• Cuatro generadores de la baudio-tarifa (BRGs)
— Independiente (puede ser conectado con cualquier SCC o SMC)
— Permita los cambios durante la operación
— Opción de la ayuda de Autobaud
• Cuatro reguladores de comunicaciones seriales (SCCs)
— Ethernet/IEEE 802,3 opcional en SCC1-4, operación completa favorable 10-Mbps (disponible solamente en los dispositivos especialmente programados).
— HDLC/SDLC (todos los canales apoyaron en 2 Mbps)
— Autobús del HDLC (instrumentos una red de área local HDLC-basada (LAN))
— HDLC asincrónico para apoyar PPP (Point-to-Point Protocol)
— Appletalk
— Receptor-transmisor asincrónico universal (UART)
— UART síncrono
— Infrarrojo serial (IrDA)
— Comunicación binaria y sincrónico (BISYNC)
— Totalmente transparente (corrientes mordidas)
— Totalmente transparente (marco basado con el control por redundancia cíclica opcional (CRC))
• Dos SMCs (canales seriales de la gestión)
— UART
— Transparente
— Regulador general del interfaz del circuito (GCI)
— Puede ser conectado con los canales multiplexados de división de tiempo (TDM)
• Un SPI (interfaz periférico serial)
— Apoya el amo y modos auxiliares
— Operación del multimaster de las ayudas en el mismo autobús
• Un puerto de I2C (circuito inter-integrado)
— Apoya el amo y modos auxiliares
— ayuda del ambiente del Múltiple-amo
• Assigner de la franja horaria (TSA)
— Permite que SCCs y SMCs corran en la operación multiplexada y/o no-multiplexada
— T1 de las ayudas, CEPT, carretera del PCM, tarifa básica del ISDN, tarifa primaria del ISDN, definida por el usario
— 1 - o resolución de 8 bits
— Permite a la independiente transmiten y reciben la encaminamiento, sincronización del marco, registrando
— Permite cambios dinámicos
— Puede internamente ser conectado con seis canales seriales (cuatro SCCs y dos SMCs)
• Puerto de la interfaz paralela (PIPA)
— Ayuda de la interfaz centronics
— Apoya la conexión rápida entre los puertos compatibles en el MPC860 o el MC68360
• Interfaz de PCMCIA
— Interfaz del amo (zócalo), lanzamiento 2,1 obediente
— Apoya dos zócalos independientes de PCMCIA
— Ocho memorias o las ventanas de la entrada-salida apoyaron
• Ayuda de la energía baja
— Por completo en-todas unidades accionadas completamente
— unidades funcionales del Dormitar-corazón discapacitadas, excepto decrementer bajo de tiempo, PLL, regulador de la memoria, el RTC, y el CPM en recurso seguro de baja potencia
— Sueño-todas unidades inhabilitaron, excepto el RTC y el HOYO, PLL activo para rápido despierta
— Profundamente sueño-todas unidades discapacitadas incluyendo PLL, excepto el RTC y el HOYO
— Del poder modo abajo todas las unidades accionadas abajo, excepto PLL, el RTC, el HOYO, la base de tiempo, y el decrementer
• Elimine errores del interfaz
— Ocho comparadores: cuatro actúan en la dirección de instrucción, dos actúan encendido la dirección de datos, y dos para actuar en datos
— Condiciones de las ayudas: =≠<>
— Cada watchpoint puede generar un punto de desempate internamente
• 3,3 operación V con compatibilidad de 5-V TTL excepto EXTAL y EXTCLK
• paquete del arsenal de la rejilla de la bola de 357 pernos (BGA)

Especificaciones

¿Quién somos?