XPC823EVR66B2 микропроцессоры - MPU MPC8XX 256BGA MPU PB-FREE 823E 66MHZ IC

                                                                  Схема данных XPC823EVR66B2

Детали продукта

Обзор

Регулятор связей квадрацикла MPC860 интегрированный (PowerQUICC™) микропроцессор разностороннего одн-обломока интегрированный и периферийная комбинация конструированные для разнообразие применений регулятора. Он особенно первенствует в обеих сообщениях и системах сети. Блок PowerQUICC назван MPC860 в этом руководстве.

Особенности

Следующий список суммирует ключевые особенности MPC860:
• Врезанный одно-вопрос, трицатидвухразрядное ядр MPC8xx (снабжая архитектуру PowerPC) с тридцать двумя трицатидвухразрядными общецелевыми регистрами (GPRs)
— Ядр выполняет прогноз ветви с условным prefetch, без условного исполнения
— 4 - или тайник и 4 данных 8-Kbyte - или тайник инструкции 16-Kbyte (см. таблицу 1)
– тайники инструкции 16-Kbyte четырехпроводные, набор-ассоциативный с 256 наборами;
тайники инструкции 4-Kbyte двухсторонни, набор-ассоциативный с 128 наборами.
– тайники данных 8-Kbyte двухсторонни, набор-ассоциативный с 256 наборами; тайники данных 4-Kbyte двухсторонни, набор-ассоциативный с 128 наборами.
– Сцепление тайника и для тайников инструкции и данных поддержано на 128 блоках тайника бита (4-word).
– Тайники физически обращаться к, снабжают наиболее меньше недавно используемый (LRU) алгоритм замены, и lockable на основание блока тайника.
— Тайники инструкции и данных двухсторонняя, набор-ассоциативная, физически обращаться к, LRU замена, и lockable на-линия степень детализации.
— MMUs с 32 входом TLB, полностью ассоциативной инструкцией, и данными TLBs
— Размеры страницы поддержки MMUs множественные 4, 16, и 512 кбайтов, и 8 мбайт; 16 виртуальных мест для адреса и 16 групп защиты
— Предварительное на-обломок-эмулирование отлаживает режим
• До трицатидвухразрядная шина данных (динамическое определение размеров автобуса для 8, 16, и 32 битов)
• 32 линии адреса
• Работает на до 80 MHz
• Регулятор памяти (8 банков)
— Содержит полный регулятор динамического RAM (ДРАХМЫ)
— Каждый банк может быть обломоком отборным или RASto поддерживает банк ДРАХМЫ
— До 15 статусов ожидания programmable в банк памяти
— Интерфейс Glueless к ДРАХМЕ, SIMMS, SRAM, EPROM, внезапному EPROM, и другим запоминающим устройствам.
— Регулятор ДРАХМЫ programmable поддержать большинств интерфейсы памяти размера и скорости
— 4 CASlines, 4 WElines, одно OEline
— Доступное ботинка обломок-отборное на возврате (варианты для 8, 16-, или трицатидвухразрядных памятей)
— Переменные размеры блока (кбайт 32 до 256 мбайт)
— Дискретный напишите защиту
— логика арбитража автобуса На-обломока
• Общецелевые таймеры
— 4 шестнадцатиразрядных таймера или 2 трицатидвухразрядных таймера
— Режим ворот может позволить/вывести считать из строя
— Прерывание можно замаскировать на захвате спички и события ссылки
• Блок системной интеграции (SIU)
— Монитор автобуса
— Сторожевой пес программного обеспечения
— Периодический таймер прерывания (ЯМА)
— Маломощный режим стопа
— Синтезатор часов
— 3 параллельных регистра I/O с возможностью открыт-стока
• 4 генератора бод-тарифа (BRGs)
— Независимый (смогите быть подключено с любыми SCC или SMC)
— Позвольте изменениям во время деятельности
— Вариант поддержки Autobaud
• 4 регулятора серийных связей (SCCs)
— Ethernet/IEEE 802,3 опционное на SCC1-4, поддерживая полной деятельности 10-Mbps (доступной только на специально запрограммированных приборах).
— HDLC/SDLC (все каналы поддержали на 2 Mbps)
— Автобус HDLC (инструменты HDLC основанная на локальная сеть (LAN))
— Асинхронный HDLC для того чтобы поддержать PPP (протокол точка-точка)
— Appletalk
— Всеобщий асинхронный приемнопередатчик (UART)
— Одновременный UART
— Серийное инфракрасный (IrDA)
— Бинарная синхронная связь (BISYNC)
— Полностью прозрачный (сдержанные потоки)
— Полностью прозрачный (рамка основанная с опционным циклическим чеком за счет избытка (CRC))
• 2 SMCs (серийные каналы управления)
— UART
— Прозрачный
— Общий регулятор интерфейса цепи (GCI)
— Смогите быть соединено с каналами (TDM) переданными по мультиплексу врем-разделением
• Одно SPI (серийный периферийный интерфейс)
— Поддерживает мастера и невольничьих режимов
— Деятельность multimaster поддержек на таком же автобусе
• Один порт I2C (интер-интегрированной цепи)
— Поддерживает мастера и невольничьих режимов
— поддержка окружающей среды Множественн-мастера
• Assigner отрезка времени (TSA)
— Позволяет SCCs и SMCs побежать в переданной по мультиплексу и/или не-переданной по мультиплексу деятельности
— T1 поддержек, CEPT, шоссе PCM, основная ставка ISDN, тариф ISDN основной, определяемый пользователем
— 1 - или 8-разрядное разрешение
— Позволяет независимому передайте и получите трассу, синхронизацию рамки, хронометрируя
— Позволяет динамическим изменениям
— Смогите внутренне быть соединено до 6 серийных каналов (4 SCCs и 2 SMCs)
• Порт параллельного интерфейса (ТИПУН)
— Поддержка Centronics интерфейса
— Поддержки голодают порты связи между совместимые на MPC860 или MC68360
• Интерфейс PCMCIA
— Интерфейс мастера (гнезда), отпуск 2,1 уступчивый
— Поддерживает 2 независимых гнезда PCMCIA
— 8 памятей или окна I/O поддержали
• Поддержка низкой мощности
— Полностью на-все полно приведенные в действие блоки
— блоки Дремать-ядра функциональные неработающие, за исключением декрементора линии времени, PLL, регулятора памяти, RTC, и CPM в маломощном положении боевой готовности
— Сн-все блоки вывели из строя, за исключением RTC и ЯМЫ, PLL активное для быстрого бодрствования вверх
— Глубоко сн-все блоки неработающие включая PLL, за исключением RTC и ЯМЫ
— Силы режим вниз все блоки приведенные в действие вниз, за исключением PLL, RTC, ЯМЫ, линии времени, и декрементора
• Отлаживайте интерфейс
— 8 компараторов: 4 работают на адресе инструкции, 2 приводятся в действие дальше адрес данных, и 2 для того чтобы работать на данных
— Условия поддержек: =≠<>
— Каждое watchpoint может произвести точку прерывания внутренне
• 3,3 деятельность v с совместимостью 5-V TTL за исключением EXTAL и EXTCLK
• пакет массива решетки шарика 357 штырей (BGA)

Спецификации

Кто мы?