XPC823EVR66B2 마이크로프로세서 - 마이크로프로세서 유닛 Pb-프리 823E 66MHZ IC 마이크로프로세서 유닛 MPC8XX 256BGA

                                                                  XPC823EVR66B2 데이터 시트

제품 상세정보

개관

MPC860 쿼드 통합된 통신제어장치 (PowerQUICCTM)는 다재다능한 단일 칩 집적 마이크로프로세서고 다양한 제어기 응용프로그램을 위해 설계된 주변적 조합입니다. 그것은 특히 둘다 통신과 네트워킹 시스템에서 뛰어납니다. 파워퀄릭크 유닛은 본서에서 MPC860으로서 언급됩니다.

특징

다음 목록은 키 MPC860 특징을 요약합니다 :
오우는 32 비트 다용도의 등록 (GPRs)로 (powerpc 아키텍처를 구현하여) 단일 쟁점의, 32 비트 MPC8xx 핵심을 끼워 넣었습니다
― 핵심은 분기 예측을 수행하고와 함께 조건적이 조건부 실행 없이, 미리 불러옵니다
― 4- 또는 8-키로바이트 데이터 캐시와 4- 또는 16-키로바이트 명령 캐시는 (표 1을 봅니다)
- 16-키로바이트 명령 캐시는 푸르-웨입니다, 세트 연관 256개 세트로 ;
4-키로바이트 명령 캐시는 상호적입니다, 세트 연관 128개 세트로.
- 8-키로바이트 데이터 캐시는 상호적입니다, 세트 연관 256개 세트로 ; 4-키로바이트 데이터 캐시는 상호적입니다, 세트 연관 128개 세트로.
- 양쪽 지시와 데이터 캐시를 위한 캐시 일관성은 128 비트 캐쉬 블록 (4마리의 말)에 대해 유지됩니다.
- 저장소는 육체적으로 다루어지고, 가장 작은 최근에 사용한 (라인 교환식 유니트) 교체 알고리즘을 구현하고, 캐쉬 블록 원칙에 로크 가능합니다.
― 교육과 데이터 캐시는 상호적입니다, 세트 연관, 육체적으로 다루어집니다, 라인 교환식 유니트 대체와 로크 가능 온라인 단위.
― 32 엔트리 TLB와 완전히 연합 교육과 자료 TLB와 MMU
― MMU는 4, 16, 및 512 킬로바이트의 다중 페이지 크기와 8 마바이트스를 지원합니다 ; 16개의 가상 어드레스 공간과 16개의 보호 그룹
― 진보적 칩 내장 대리 실행 디버그 모드
오우 최고 32까지 비트 데이터 버스 (8, 16, 및 32 비트 동안 다이나믹 버스 사이징)
오우 32 주소선
오우는 최고 80까지 마하즈에 작동합니다
오우 메모리 컨트롤러 (8개 은행)
― 완료 다이내믹 램 (DRAM) 제어기를 포함합니다
― 각각 은행은 칩이 선택한다는 것 일 수 있거나 라스토가 dram 뱅크를 지원합니다
― 기억 장치마다 프로그램 가능한 최고 15까지 웨이트 상태
― DRAM과 심스, SRAM, EPROM, 플래쉬 이이피롬과 다른 메모리 장치와의 글루리스 인터페이스.
― 대부분의 사이즈와 속도 기억기접합을 지원하도록 프로그램 가능한 디램 콘트롤러
― 4 카스라인, 4 웨라인, 한 오에라인
― 리셋 (8-, 16-, 또는 32 빗트 메모리에 대한 옵션)에 이용 가능한 부트 칩 선택
― 가변 블럭 크기 (32 키로바이트 내지 256 메가바이트)
― 선택 가능한 기록 보호
― 온칩 버스 중재 논리부
오우 일반 목적 타이머들
― 비트 타이머들 4시 16분명 또는 비트 타이머들 2시 32분명
― 게이트 모드는 / 드이사벨 계산을 가능하게 할 수 있습니다
― 일시정지는 참조 경기와 이벤트 캡쳐에 감춰질 수 있습니다
오우 시스템 통합 유닛 (시우)
― 버스 모니터
― 소프트웨어시계독
― 주기 할당 타이머 (구멍)
― 낮은 전력 정지 모드
― 클럭 합성부
― 3개방 드레인 역량과 병렬식 입출력 등록
오우 네 보레이트 생성기 (BRGs)
― 독립형 (어떠한 SCC 또는 SMC에 연결될 수 있습니다)
― 알로우는 작동 동안 변합니다
― 오토보 지원 옵션
오우 네 직렬 통신 제어기들 (SCCs)
― 가득 찬 10-mbp 작전 (단지 특별히 프로그램화된 기기에 이용 가능한) 지지하는 SCC1-4에 선택적인 이더넷 / IEEE 802.3.
― 하이 레벨 데이터 링크 제어 순서 / SDLC (2 메가보우에 지원받은 온채널)
― 하이 레벨 데이터 링크 제어 순서 버스 (도구 HDLC-기반을 둔 로컬 영역이 (LAN을)) 네트워킹합니다
― PPP (직렬 통신 프로토콜)을 지원하기 위한 비동기 하이 레벨 데이터 링크 제어 순서
― 애플톡
― 범용 비동기 송수신기 (UART)
― 동시에 일어나는 UART
― 일련 적외선 (IrDA)
― 2진 동기 통신 (바이싱크)
― 완전히 투명합니다 (비트 스트림)
― 완전히 투명하 선택적 주기 중복 검사 (CRC))로 기초가 된 (프레임
오우 두 스맥스 (일련 관리 채널)
― UART
― 투명합니다
― 일반적 회로 정합 (GCI) 제어기
― 시분할 복합적 (TDM) 채널에 연결될 수 있습니다
오우 한 SPI (에스피아이)
― 마스터와 종속 모드를 지원합니다
― 똑같은 버스에서 멀티마스터 작동을 지원합니다
오우 한 I2C (내부통합 회로) 공항
― 마스터와 종속 모드를 지원합니다
― 멀티 매스터 환경 지원
오우 시간-슬롯 할당자 (TSA)
― SCC와 스맥스가 복합적이고 / 또는 비다중화식 작동에서 이어질 수 있게 허락합니다
― T1, CEPT, 피씨엠 하이웨이, ISDN 기준 시세, ISDN 프라이머리 레이트, 규정된 사용자를 지원합니다
― 1- 또는 8비트 결의안
― 독립적 전송을 허락하고, 클러킹하면서, 라우팅, 프레임 동기를 받습니다
― 동적인 변화를 허락합니다
― 내부로 6개의 직렬 채널 (4 SCC와 2 스맥스)에 연결될 수 있습니다
오우 주변 기기 공항 (PIP)
― 중앙 인터페이스 지원
― MPC860 또는 MC68360에서 적합한 공항 사이의 빠른 접속을 지원합니다
오우 PCMCIA 인터페이스
― 마스터 (소켓) 인터페이스가 순응한 2.1을 공개합니다
― 두개의 독립적 PCMCIA 소켓을 지원합니다
― 지원받은 8개 메모리 또는 입출력 기간
오우 저 소비 전력 지지
― 모든 유닛이 완전히 강화한 가득 찬 ON 상태
― 선잠 핵심 기능 단위는 저전력 대기에서 시간축 감소자를 제외하고 PLL, 메모리 컨트롤러, RTC와 CPM을 무력하게 했습니다
― 수면 모든 유닛이 RTC와 구멍을 제외하고 빠른 기상에 활성인 PLL을 무력하게 했습니다
― 딥 슬립 모든 유닛이 RTC와 구멍을 제외하고, PLL을 포함하여 무능하게 했습니다
― 파워 다운 모드 모든 부대가 PLL, RTC, 구멍, 시간축과 감소자를 제외하고, 전원을 껐습니다
오우 오류 수정 인터페이스
― 8 비교기 : 4는 지시 어드레스에 작용하고, 2가 데이터 어드레스에 작용하고, 2가 자료에 작용합니다
― 서포트스 상태 : ==<>
― 각각 관리점은 내부로 단락점을 발생시킬 수 있습니다
EXTAL과 EXTCLK 를 제외한 5-V TTL 호환성과 오우 3.3 Ｖ 작동
오우 357 핀 볼 그리드 어레이 (BGA) 패키지

상술

그를 우리가 입니까?