XPC823EVR66B2 Mikroprozessoren - MPU MPC8XX 256BGA MPU-PB-FREE 823E 66MHZ IC

                                                                  Datenblatt XPC823EVR66B2

Produkt-Details

Überblick

Die integrierte Datenübertragungssteuerung des Viererkabel-MPC860 (PowerQUICC™) ist ein integrierter Mikroprozessor des vielseitigen Einchips und eine Zusatzkombination, die für eine Vielzahl von Prüferanwendungen bestimmt sind. Sie übertrifft besonders in beiden Kommunikationen und in Vernetzungssystemen. Die PowerQUICC-Einheit gekennzeichnet als das MPC860 in diesem Handbuch.

Eigenschaften

Die folgende Liste fasst die Schlüssel-Eigenschaften MPC860 zusammen:
• Eingebettetes Einzelheft, 32-Bit--MPC8xx-Kern (die PowerPC-Architektur einführend) mit zweiunddreißig universellen 32-Bit-Registern (GPRs)
— Der Kern führt Niederlassungsvorhersage mit bedingtem vorzeitigem Abfangen, ohne bedingte Durchführung durch
— 4 - oder Daten 8-Kbyte Pufferspeicher und 4 - oder Pufferspeicher der Anweisung 16-Kbyte (sehen Sie Tabelle 1)
– Pufferspeicher der Anweisung 16-Kbyte sind Vierwegs, Satz-vereinigend mit 256 Sätzen;
Pufferspeicher der Anweisung 4-Kbyte sind Zweiweg, Satz-vereinigend mit 128 Sätzen.
– Pufferspeicher der Daten 8-Kbyte sind Zweiweg, Satz-vereinigend mit 256 Sätzen; Pufferspeicher der Daten 4-Kbyte sind Zweiweg, Satz-vereinigend mit 128 Sätzen.
– Pufferspeicherkohärenz für Anweisungs- und Datenpufferspeicher wird auf 128 Pufferspeicherblöcken des Bits (4-word) aufrechterhalten.
– Pufferspeicher werden physikalisch adressiert, einen wenigen letzt bearbeiteten (LRU) Ersatzalgorithmus einführen, und sind auf einer Pufferspeicherblockbasis verschließbar.
— Anweisungs- und Datenpufferspeicher sind Zweiweg-, Satz-vereinigender, physikalisch adressierter, LRU Ersatz und verschließbare on-line-Körnigkeit.
— MMUs mit 32 Eintritt TLB, völlig vereinigender Anweisung und Daten TLBs
— MMUs-Stützmehrfache Seitengrößen von 4, 16 und 512 Kbytes und von 8 MBYTEs; 16 virtuelle Adressräume und 16 Schutzgruppen
— Moderne Auf-Chipemulation prüft Modus aus
• Bis 32-Bit-Datenbus (dynamisches Busbearbeiten für 8, 16 und 32 Bits)
• 32 Adreßlinien
• Funktioniert an bis 80 MHZ
• Gedächtnisprüfer (acht Banken)
— Enthält kompletten Prüfer dynamischen RAMs (D-RAM)
— Jede Bank kann eine Signalsteuerung eines Bausteins oder eine RASto-Unterstützung sein eine D-RAM-Bank
— Bis 15 Wartezustände programmierbar pro Speicherbank
— Glueless-Schnittstelle zum D-RAM, zu SIMMS, zu SRAM, zu EPROM, zu grellem EPROM und zu anderen größtintegrierten Speicherbauelementen.
— D-RAM-Prüfer programmierbar die meisten Größen- und Geschwindigkeitsgedächtnisschnittstellen stützen
— Vier CASlines, vier WElines, ein OEline
— Stiefelsignalsteuerung eines bausteins verfügbar am Zurückstellen (Wahlen für 8, 16- oder 32-Bit-Gedächtnis)
— Variable Blockgrößen (Kbyte 32 bis 256 MBYTE)
— Auswählbarer Schreibschutz
— Auf-Chipbus-Schlichtungslogik
• Universelle Timer
— Vier 16-Bit-Timer oder zwei 32-Bit-Timer
— Tormodus kann die Zählung aktivieren
— Unterbrechung kann auf Bezugsmatch- und -ereignisgefangennahme maskiert werden
• Integrationseinheit (SIU)
— Busmonitor
— Software-Wachhund
— Periodischer Unterbrechungstimer (GRUBE)
— Niederleistungsendmodus
— Uhrsynthesizer
— Drei parallele Input-/Outputregister mit Offenabflussfähigkeit
• Vier Baudgeneratoren (BRGs)
— Unabhängiger (kann an jeden möglichen SCC oder SMC angeschlossen werden)
— Erlauben Sie Änderungen während der Operation
— Autobaud-Stützwahl
• Vier Seriendatenübertragungssteuerungen (SCCs)
— Ethernet/IEEE 802,3 optional auf SCC1-4, stützende volle Operation 10-Mbps (verfügbar nur auf besonders programmierten Geräten).
— HDLC/SDLC (alle Kanäle stützten sich bei 2 Mbps)
— Hdlc-Bus (Werkzeuge ein HDLC-ansässiges Inhausnetz (LAN))
— Asynchroner HDLC, zum von PPP (Point-to-Point Protocol) zu stützen
— Appletalk
— Asynchrones allgemeinhinsende-Empfangsgerät (UART)
— Synchrones UART
— Serieninfrarot (IrDA)
— Binär-synchrone Datenübertragung (BISYNC)
— Total transparent (Bitströme)
— Total transparent (Rahmen basiert mit optionaler zyklischer Blockprüfung (zyklische Blockprüfung))
• Zwei SMCs (Serienmanagementkanäle)
— UART
— Transparent
— Allgemeiner Prüfer der Stromkreisschnittstelle (GCI)
— Kann an die gemultiplexten Zeitmultiplexkanäle (TDM) angeschlossen werden
• Ein SPI (Serienzusatzschnittstelle)
— Stützt Meister und Sklavenmodi
— Unterstützungs-multimaster Operation auf dem gleichen Bus
• Ein Hafen I2C (inter-integrierter Stromkreis)
— Stützt Meister und Sklavenmodi
— Mehrfach-Hauptumweltunterstützung
• Zeitlage assigner (TSA)
— Lässt SCCs und SMCs in gemultiplexte und/oder nicht-gemultiplexte Operation laufen
— Stützt1, CEPT, PCM-Landstraße, ISDN-Grundzins, ISDN-Primärrate, verbraucherbestimmt
— 1 - oder 8-Bit-Entschließung
— Erlaubt Unabhängigen übertragen und empfangen Wegewahl, die Rahmensynchronisierung und stoppt ab
— Erlaubt dynamische Änderungen
— Kann an sechs Serienkanäle (vier SCCs und zwei SMCs) innerlich angeschlossen werden
• Parallele Schnittstelle (ZACKEN)
— Centronics-Schnittstelle Unterstützung
— Stützt schnelle Verbindung zwischen kompatiblen Häfen auf dem MPC860 oder dem MC68360
• PCMCIA-Schnittstelle
— Schnittstelle des Meister (Sockel), Freigabe 2,1 konform
— Stützt zwei unabhängige PCMCIA-Sockel
— Acht Gedächtnis oder Input-/Outputfenster stützten sich
• Unterstützung der geringen Energie
— Voll auf-alle Einheiten völlig angetrieben
— Funktionseinheiten des Dösen-Kernes behindert, ausgenommen niedrigen Abwärtszähler der Zeit, PLL, Gedächtnisprüfer, RTC und Cpm in der Niederleistungsbereitschaft
— Schlaf-alle Einheiten sperrten, ausgenommen RTC und GRUBE, PLL, das für schnelles aktiv ist, wachen auf
— Tief Schlaf-alle Einheiten behindert einschließlich PLL, ausgenommen RTC und GRUBE
— Des Abschaltung Modus alle Einheiten Abschaltung, ausgenommen PLL, RTC, GRUBE, Zeitbasis und Abwärtszähler
• Prüfen Sie Schnittstelle aus
— Acht Komparatoren: vier funktionieren auf Instruktionsadresse, lassen zwei an Datenadresse und zwei laufen, auf Daten zu funktionieren
— Stützzustände: =≠<>
— Jedes watchpoint kann eine Bruchstelle innerlich erzeugen
• 3,3 v-Operation mit 5-V TTL Kompatibilität ausgenommen EXTAL und EXTCLK
• Paket der 357 Stiftballgitter-Reihe (BGA)

Spezifikationen

Wer sind wir?