Intel Altera EPM240T100C5Nのプログラム可能な集積回路CPLDs

記述

EPM240T100C5Nは100ピンTQFPパッケージの速度の等級5との非揮発CPLD即刻のMAX IIである。それは0.18µmの8Kbitsの非揮発性記憶装置を用いる6つの層の金属のフラッシュ プロセスに基づいている。MAX II装置は高い入力/出力の計算、速い性能および信頼性を提供する。それにMultiVoltの中心、ユーザーのフラッシュ・メモリ（UFM）のブロックおよび高められた内部システム プログラム可能性（ISP）がある。MAX II装置はバス、調整（POR）パワーの連結、入力/出力の拡張のような適用に提供している間プログラム可能な解決を費用および力を減らすように設計され、制御およびデバイス・コンフィギュレーション制御を配列する。

特徴

4.7nsの遅れ（tpd）をピンで止める最悪の場合ピン
MultiVoltの中心の3.3V、2.5Vの外的な供給電圧
240の論理素子（LE）
192のmacrocells
80の最高のユーザー入力/出力ピン
0°Cからの85°Cへの作動の接合部温度の範囲
25µAとして低いスタンバイの流れ
16bitカウンターのための201.1MHzの最高の全体的なクロック周波数
熱いsocketingを支える
IEEE std 1532と迎合的なISPの回路部品

VCCの+ 0.5ボルトへの0.5ボルト

データ用紙

次与えられるリンク データ用紙をダウンロードできる。

                                    EPM240T100C5Nのデータ用紙