Envoyer le message
Shenzhen Jinsheng Weiye Electronics Co., Ltd
Courrier : jswy.electronics@gmail.com Téléphone : 86--0755-23914770
Maison > Produits > Semi-conducteur IC >
Circuit intégré programmable CPLDs d'Intel Altera EPM240T100C5N
  • Circuit intégré programmable CPLDs d'Intel Altera EPM240T100C5N
  • Circuit intégré programmable CPLDs d'Intel Altera EPM240T100C5N
  • Circuit intégré programmable CPLDs d'Intel Altera EPM240T100C5N

Circuit intégré programmable CPLDs d'Intel Altera EPM240T100C5N

Lieu d'origine Appel
Nom de marque Intel / Altera
Certification Lead free / RoHS Compliant
Numéro de modèle EPM240T100C5N
Détails du produit
Pièce de JSWY # ::
JS32-EPM240T100C5N
Fabricant Part # ::
EPM240T100C5N
Catégorie de produit ::
CPLDs (dispositifs logiques programmables complexes)
Fabricant ::
Intel/Altera
Paquet ::
TQFP-100
Quantité ::
99999+ PCS
Statut sans plomb/statut de RoHS ::
Sans plomb/RoHS conforme
Délai d'exécution ::
3 (168 heures)
Surligner: 

Circuit intégré programmable d'EPM240T100C5N

,

Intel Altera CPLDs

,

EPM240T100C5N CPLDs

Description de produit

Description

L'EPM240T100C5N est un max II instantané-sur CPLD non volatil avec la catégorie 5 de vitesse en 100 paquet de la goupille TQFP. Il est basé sur 0.18µm, processus d'instantané en métal de 6 couches avec le stockage non volatil de 8Kbits. Le dispositif de max II offre des comptes élevés d'entrée-sortie, la représentation rapide et la fiabilité. Il a le noyau de MultiVolt, le bloc de la mémoire instantanée d'utilisateur (UFM) et la programmabilité augmentée de dans-système (ISP). Le dispositif de max II est conçu pour réduire le coût et la puissance tout en fournissant les solutions programmables pour des applications telles que le pont en autobus, l'expansion d'entrée-sortie, puissance-sur la remise (POR), ordonnançant le contrôle et le contrôle de configuration de dispositif.

Caractéristiques

Goupille de pire cas pour goupiller le retard (tpd) de 4.7ns
Tension d'alimentation externe de noyau de MultiVolt de 3.3V, 2.5V
240 éléments logiques (le)
192 macrocells
80 bornes maximum d'entrée-sortie d'utilisateur
Température ambiante fonctionnante de jonction de 0°C à 85°C
Courant de réserve aussi bas comme 25µA
Fréquence du signal d'horloge globale maximum de 201.1MHz pour le compteur 16bit
Soutient socketing chaud
Circuits d'ISP conformes avec IEEE DST 1532

0,5 V à VCC + 0,5 V

Fiche technique

Vous pouvez télécharger la fiche technique le lien donné ci-dessous.

 

                                    Fiche technique d'EPM240T100C5N

 

Circuit intégré programmable CPLDs d'Intel Altera EPM240T100C5N 0

 

CONTACTEZ-NOUS À TOUT MOMENT

86--0755-23914770
5009B, 5009A, cinquantième shenzhenshi 1002 de futianqu de huaqiangbeijiedao de fuqiangshequ de huaqiangbeilu de no. de saigeguangchang d'étage
Envoyez-votre enquête directement nous