Microcontroladores del BRAZO de FS32K144HAT0MLHT - el brazo Cortex-M4F 80MHz 512Kb de MCU S32K144 de destello PUEDE la seguridad LQFP64 del FD FlexIO CSEc

                                                                  Ficha técnica de FS32K144HAT0MLHT

Detalles del producto

Descripción

Ayudas S32K116, S32K118, S32K142, S32K142W, S32K144, S32K144W, S32K146, y S32K148 – la información técnica para las familias del dispositivo de S32K142W y de S32K144W es preliminar hasta estos dispositivos alcanza la calificación

Características

• Características de funcionamiento
– Gama del voltaje: 2,7 V a 5,5 V
– Gama de temperaturas ambiente: -40 °C al °C 105 para el modo de HSRUN, °C -40 al °C 150 para el modo FUNCIONADO CON
• Base de Arm™ Cortex-M4F/M0+, CPU de 32 bits
– Ayudas hasta 112 megaciclos de frecuencia (modo de HSRUN) con las MIPS 1,25 de Dhrystone por el megaciclo
– Base del brazo basada en la arquitectura Armv7 y el Thumb®-2 AIA
– Procesador de señal numérica integrado (DSP)
– Regulador de interrupción Vectored jerarquizado configurable (NVIC)
– Unidad de la coma flotante de la sola precisión (FPU)
• Interfaces de reloj
– oscilador externo rápido de 4 - 40 megaciclos (SOSC) con el reloj cuadrado externo de la entrada de hasta 50 megaciclos DC en modo de reloj externo
– 48 oscilador interno rápido del megaciclo RC (FIRC)
– 8 oscilador interno lento del megaciclo RC (SIRC)
– oscilador de la energía baja de 128 kilociclos (LPO)
– Lazo organizado sistema de la cerradura de hasta 112 megaciclos (HSRUN) (SPLL)
– Hasta 20 megaciclos TCLK y 25 megaciclos SWD_CLK
– reloj externo contrario en tiempo real de 32 kilociclos (RTC_CLKIN)

• Gestión del poder
– Base de baja potencia del brazo Cortex-M4F/M0+ con rendimiento energético excelente
– Regulador de la gestión del poder (PMC) con modos múltiples del poder: HSRUN, FUNCIONAMIENTO, PARADA, VLPR, y VLPS. Nota: CSEc (seguridad) o EEPROM escribe borrado accionará banderas de error en el modo de HSRUN (112 megaciclos) porque este caso del uso no se permite ejecutar simultáneamente. El dispositivo necesitará cambiar al modo FUNCIONADO CON (80 megaciclos) para ejecutar CSEc (seguridad) o EEPROM escribe/borrado.
– Reloj que bloquea y operación de la energía baja apoyada en los periférico específicos.
• Memoria e interfaces de la memoria
– Memoria Flash del programa de hasta 2 MB con el ECC
– 64 KB FlexNVM para memoria Flash de los datos con la emulación del ECC y de EEPROM. Nota: CSEc (seguridad) o EEPROM escribe/borrado accionará banderas de error en el modo de HSRUN (112 megaciclos) porque este caso del uso no se permite ejecutar simultáneamente. El dispositivo necesitará cambiar al modo FUNCIONADO CON (80 megaciclos) para ejecutar CSEc (seguridad) o EEPROM escribe/borrado.
– Hasta 256 KB SRAM con el ECC
– Hasta 4 KB de FlexRAM para el uso como emulación de SRAM o de EEPROM
– Escondrijo del código de hasta 4 KB para minimizar el impacto del funcionamiento de los estados latentes del acceso de memoria
– QuadSPI con la ayuda de HyperBus™
• Análogo de las señales encontradas
– Hasta dos convertidor de analógico a digital de 12 pedazos (ADC) con hasta 32 entradas análogas del canal por el módulo
– Un comparador análogo (CMP) con el convertidor de digital a analógico de 8 bits interno (DAC)
• Elimine errores de la función
– El alambre serial JTAG elimina errores de cosechadoras del puerto (SWJ-DP)
– Elimine errores de Watchpoint y del rastro (el DWT)
– Instrumentación Trace Macrocell (ITM)
– Unidad de interfaz del puerto de la prueba (TPIU)
– Unidad de destello del remiendo y del punto de desempate (FPB)
• Interfaz persona-máquina (HMI)
– Hasta 156 pernos de GPIO con función de la interrupción

Especificaciones

¿Quién somos?