Microcontroller del BRACCIO di FS32K144HAT0MLHT - il braccio Cortex-M4F 80MHz 512Kb di MCU S32K144 istantaneo PUÒ sicurezza LQFP64 del FD FlexIO CSEc

                                                                  Scheda di FS32K144HAT0MLHT

Dettagli del prodotto

Descrizione

Supporti S32K116, S32K118, S32K142, S32K142W, S32K144, S32K144W, S32K146 e S32K148 – le informazioni tecniche per famiglie del dispositivo di S32K144W e di S32K142W sono preliminari fino a questi dispositivi raggiungono la qualificazione

Caratteristiche

• Caratteristiche di funzionamento
– Gamma di tensione: 2,7 V - 5,5 V
– Gamma di temperatura ambiente: -40 °C a °C 105 per il modo di HSRUN, °C -40 a °C 150 per il modo FUNZIONATO
• Il centro di Arm™ Cortex-M4F/M0+, CPU di 32 bit
– Supporti fino a 112 megahertz di frequenza (modo di HSRUN) con i MIPS 1,25 di Dhrystone per megahertz
– Il centro del braccio basato sull'architettura Armv7 e sul Thumb®-2 AIZ
– Processore di segnale digitale integrato (DSP)
– Regolatore di interruzione Vectored annidato configurabile (NVIC)
– Unità in virgola mobile di singola precisione (FPU)
• Interfacce di orologio
– un oscillatore esterno veloce da 4 - 40 megahertz (SOSC) con l'orologio quadrato esterno dell'input di CC di fino a 50 megahertz nel modo di orologio esterno
– 48 oscillatore interno veloce di megahertz RC (FIRC)
– 8 oscillatore interno lento di megahertz RC (SIRC)
– oscillatore di potere basso di 128 chilocicli (LPO)
– Ciclo della serratura sincronizzato sistema da fino a 112 megahertz (HSRUN) (SPLL)
– Fino a 20 megahertz TCLK e 25 megahertz SWD_CLK
– orologio esterno in tempo reale da 32 chilocicli un contro (RTC_CLKIN)

• Gestione di potere
– Il centro a bassa potenza del braccio Cortex-M4F/M0+ con rendimento energetico eccellente
– Regolatore della gestione di potere (PMC) con i modi multipli di potere: HSRUN, FUNZIONAMENTO, FERMATA, VLPR e VLPS. Nota: CSEc (sicurezza) o EEPROM scrive cancella avvierà le bandiere di errori nel modo di HSRUN (112 megahertz) perché questo caso di uso non è permesso eseguire simultaneamente. Il dispositivo dovrà commutare al modo FUNZIONATO (80 megahertz) per eseguire CSEc (sicurezza) o EEPROM scrive/cancella.
– Orologio che gating ed operazione di potere basso di sostegno sulle unità periferiche specifiche.
• Memoria ed interfacce di memoria
– Memoria flash di programma di MB fino a 2 con le CEE
– 64 KB FlexNVM per la memoria flash di dati con emulazione di EEPROM e di CEE. Nota: CSEc (sicurezza) o EEPROM scrive/cancella avvierà le bandiere di errori nel modo di HSRUN (112 megahertz) perché questo caso di uso non è permesso eseguire simultaneamente. Il dispositivo dovrà commutare al modo FUNZIONATO (80 megahertz) per eseguire CSEc (sicurezza) o EEPROM scrive/cancella.
– Fino a 256 KB SRAM con le CEE
– Fino a 4 KB di FlexRAM per uso come emulazione di EEPROM o di SRAM
– Nascondiglio di codice di KB fino a 4 per minimizzare impatto di prestazione delle latenze di accesso alla memoria
– QuadSPI con il supporto di HyperBus™
• Analogo del segnale misto
– Fino a due un convertitore analogico-digitale di 12 bit (ADC) con fino a 32 entrate analogiche del canale per modulo
– Un comparatore analogico (CMP) con il convertitore digitale-analogico interno di 8 bit (DAC)
• Metta a punto la funzionalità
– Il cavo di serie JTAG mette a punto le associazioni del porto (SWJ-DP)
– Metta a punto Watchpoint e la traccia (DWT)
– Strumentazione Trace Macrocell (ITM)
– Unità di interfaccia del porto della prova (TPIU)
– Unità istantanea di punto di rottura e della toppa (FPB)
• Interfaccia uomo/macchina (HMI)
– Fino a 156 perni di GPIO con funzionalità di interruzione

Specifiche

Chi siamo?