XC2C128-6VQG100C CPLD - dispositivi logici programmabili complessi XC2C128-6VQG100C

                                                    Scheda di XC2C128-6VQG100C

Dettagli del prodotto

Informazioni generali del dispositivo

I derivati di XC226x sono membri ad alto rendimento della famiglia di Infineon XC2000 dei microcontroller monochip completi di CMOS. Questi dispositivi estendono la funzionalità e la prestazione della famiglia C166 in termini di istruzioni (unità del MACKINTOSH), unità periferiche e velocità. Combinano l'alta prestazione del CPU (fino a 66 milione istruzioni al secondo) con alta funzionalità periferica e le IO-capacità migliorate. Le unità periferiche ottimizzate possono adattarsi ai requisiti dell'applicazione in un modo flessibile. Questi derivati inoltre forniscono la generazione di orologio via PLL e le fonti interne o esterne dell'orologio ed i vari moduli di memoria del su chip quali il flash di programma, il programma RAM ed i dati RAM.

Riassunto delle caratteristiche

Per una panoramica rapida o un riferimento, le proprietà di XC226x sono elencate qui in un modo condensato.
• CPU di 16 bit di rendimento elevato con la conduttura 5-Stage
– tempo di ciclo di istruzione di 15 NS all'orologio del CPU da 66 megahertz (esecuzione del Unico ciclo)
– aggiunta e sottrazione di 32 bit 1-Cycle con il risultato pungente 40
– 1-Cycle moltiplicazione (16 bit del × 16)
– 1-Cycle Moltiplicare-e-accumulano le istruzioni (del MACKINTOSH)
– Divisione del fondo (bit 32/16) in 21 ciclo
– Facilità booleane migliorate di manipolazione di bit
– Esecuzione di salto del Zero-ciclo
– Istruzioni supplementari sostenere HLL ed i sistemi operativi
– Progettazione basata sui registri con le banche di registro variabili multiple
– Supporto veloce di commutazione di contesto con due banche di registro locali supplementari
– Spazio per l'indirizzo lineare totale di 16 MBYTE per il codice ed i dati
– Area del registro di funzione speciale del Su chip da 1024 byte (famiglia C166 compatibile)
• sistema di interruzione 16-Priority-Level con fino a 87 fonti, input esterni selezionabili
per la generazione di interruzione ed il basso di sveglia e Campione ordine a 15 NS
• Da facilità guidate da interruzione del trasferimento di dati del Unico ciclo di 8-Manica via
Il regolatore di evento periferico (PEC), puntatori di 24 bit riguarda lo spazio per l'indirizzo totale
• Generazione di orologio dalle fonti interne o esterne dell'orologio,
via il su chip PLL o via Prescaler
• Moduli di memoria del Su chip
– 1 Su chip RAM standby (SBRAM) del kbyte
– Doppia porta RAM (DPRAM) del Su chip da 2 kbyte
– 16 dati SRAM (DSRAM) del Su chip dei kbyte
– Programma del Su chip da fino a 64 kbyte/dati SRAM (PSRAM)
– Memoria di programma del Su chip da fino a 768 kbyte (memoria flash)
• Moduli periferici del Su chip
– Due convertitori con complessivamente 16 canali, di Synchronizable A/D risoluzione pungente 10,
Tempo di conversione giù a 1,2 µs, lavorazione facoltativa di dati (riduzione di dati,
Controllo di gamma)
– il bloccaggio per tutti gli usi 16-Channel/confronta l'unità (CAPCOM2)
– Fino a quattro bloccaggi/confrontano le unità per la generazione di segnale flessibile di PWM (CCU6x)
– Unità per tutti gli usi multifunzionale del temporizzatore con 5 temporizzatori
– Sei canali di interfaccia seriale da usare come UART, LIN, sincrono ad alta velocità
Manica (SPI/QSPI), IIC interfaccia bus (kbit/s d'indirizzo e 400 di 10 bit), interfaccia di IIS
– Interfaccia di MultiCAN del Su chip (Rev. 2.0B attivo) con fino a 128 oggetti del messaggio
(CAN/Basic pieno PUÒ) su fino a 5 nodi della LATTA e funzionalità dell'ingresso
– Temporizzatore in tempo reale del Su chip
• Spazio per l'indirizzo esterno di fino a 12 MBYTE per il codice ed i dati
– Caratteristiche esterne programmabili del bus per le gamme di indirizzo differenti
– L'indirizzo/esterni multiplexati o demultiplexati canale omnibus di dati
– Larghezza selezionabile del bus di indirizzo
– 16 bit o larghezza del canale omnibus di dati di 8 bit
– Quattro segnali Chip-scelti programmabili
• Singola alimentazione elettrica da 3,0 V a 5,5 V
• Modi di riduzione di potere con la gestione flessibile di potere
• Temporizzatore di cane da guardia e cane da guardia programmabili dell'oscillatore
• Fino a 75 linee per tutti gli usi dell'ingresso/uscita
• Programma caricatore del Su chip
• Di sostegno da una vasta gamma di strumenti di sviluppo come i compilatori C,
Pacchetti del macroassemblatore, emulatori, comitati di valutazione, HLL-debugger, simulatori,
Disassemblatori dell'analizzatore di logica, bordi di programmazione
• Il Su chip mette a punto il supporto via l'interfaccia di JTAG
• 100-Pin pacchetto di verde LQFP, un passo da 0,5 millimetri (19,7 mil)

Specifiche

Forma, pacchetto, componente compatibile funzionale
Descrizioni

IC CPLD 128MC 5.7NS 100VQFP