XC2C128-6VQG100C CPLD - komplexe programmierbare Digitalbausteine XC2C128-6VQG100C

                                                    XC2C128-6VQG100C Datenblatt

Produkt-Details

Allgemeine Gerät-Informationen

Die XC226x-Ableitungen sind leistungsstarke Mitglieder der Familie Infineon XC2000 Vollfunktionseinzelchip CMOS-Mikroregler. Diese Geräte verlängern die Funktionalität und die Leistung der Familie C166 im Hinblick auf Anweisungen (MAC-Einheit), Peripherie- und Geschwindigkeit. Sie kombinieren hohe CPU-Leistung (bis 66 Million Anweisungen pro zweite) mit hoher Zusatzfunktionalität und erhöhten IO-Fähigkeiten. Optimierte Peripherie können den Anforderungen der Anwendung auf eine flexible Art angepasst werden. Diese Ableitungen stellen auch Takterzeugung über PLL und die internen oder externen Uhrquellen und verschiedene Aufchipgedächtnismodule wie Programm Blitz, Programm RAM und Daten RAM zur Verfügung.

Zusammenfassung von Eigenschaften

Als ein schneller Überblick oder Referenz werden die XC226x's-Eigenschaften hier auf eine verkürzte Art aufgelistet.
• Hochleistung 16-Bit-CPU mit Rohrleitung 5-Stage
– 15 ns Anweisungs-Zyklus-Zeit bei 66 MHZ CPU-Uhr (Einzel-Zyklus-Durchführung)
– 32-Bit-Zusatz 1-Cycle und Abzug mit 40 gebissenem Ergebnis
– Vermehrung 1-Cycle (16 × 16 Bit)
– 1-Cycle Multiplizieren-und-sammeln (MAC) Anweisungen an
– Hintergrund-Abteilung (Bit 32/16) in 21 Zyklen
– Erhöhte boolesche Bitverarbeitungs-Anlagen
– Null-Zyklus-Sprungs-Durchführung
– Zusatzbefehle, HLL und Betriebssysteme zu stützen
– Register-ansässiger Entwurf mit mehrfachen variablen Register-Banken
– Schnelle Zusammenhang-Schaltungs-Unterstützung mit zwei zusätzlichen lokalen Register-Banken
– 16 MBYTE-linearer totaladressraum für Code und Daten
– 1024 Byte-Auf-Chip-spezielle Funktions-Register-Bereich (Familie C166 kompatibel)
• System der Unterbrechungs-16-Priority-Level mit bis 87 Quellen, auswählbarer externer Input
für Unterbrechungs-Generation und Weck-, Probe-klassigen Abstieg bis 15 ns
• 8-Kanal- interruptgesteuerte Einzel-Zyklus-Datenübertragungs-Anlagen über
Anreiz- aus der Peripherieprüfer (PEC), Zeiger 24-Bit umfassen Gesamtadressraum
• Takterzeugung von den internen oder externen Uhr-Quellen,
über Aufchip PLL oder über Prescaler
• Auf-Chip-Gedächtnis-Module
– 1 Kbyte-Auf-Chip Bereitschafts-RAM (SBRAM)
– 2 Kbyte-Auf-Chip-Doppel-Hafen RAM (DPRAM)
– 16 Kbyte-Auf-Chip-Daten SRAM (DSRAM)
– Bis 64 Kbyte-Auf-Chip-Programm/Daten SRAM (PSRAM)
– Bis 768 Kbyte-Auf-Chip-Programm-Gedächtnis (Flash-Speicher)
• Auf-Chip-Zusatzmodule
– Zwei Konverter Synchronizable A/D mit insgesamt 16 Kanälen, 10 gebissene Entschließung,
Umwandlungs-Zeit unten zu 1,2 µs, optionale Daten-Aufbereitung (Datenreduktion,
Strecken-Kontrolle)
– vergleichen universelle Gefangennahme 16-Channel/Einheit (CAPCOM2)
– Bis vier Gefangennahme/vergleichen Einheiten für flexible PWM-Signalerzeugung (CCU6x)
– Mehrfunktionale universelle Timer-Einheit mit 5 Timern
– Sechs serielle als UART, LIN verwendet zu werden Schnittstellen-Kanäle, Hochgeschwindigkeitssynchrones
Kanal (SPI/QSPI), IIC Bus-Schnittstelle (10-bit wendende, 400 kbit/s), IIS-Schnittstelle
– Auf-Chip MultiCAN-Schnittstelle (Rev. 2.0B aktiv) mit bis 128 Mitteilungs-Gegenständen
(Volles CAN/Basic KANN), auf bis 5 DOSE Knoten und Zugangs-Funktionalität
– Auf-Chip-Echtzeituhr
• Bis 12 MBYTE-externer Adressraum für Code und Daten
– Programmierbare externe Bus-Eigenschaften für verschiedene Adreßstrecken
– Gemultiplexte oder entmultiplexierte externe Adresse/Datenbusse
– Auswählbare Adressbus-Breite
– 16-Bit-- oder 8-Bit-Datenbus-Breite
– Vier programmierbare Signalsteuerung- eines Bausteinssignale
• Einzelne Stromversorgung von 3,0 V zu 5,5 V
• Leistungsreduzierungs-Modi mit flexiblem Energie-Management
• Programmierbare Zeitüberwachung und Oszillator-Wachhund
• Bis 75 universelle Input-/Outputlinien
• Auf-Chip-Urleseprogramm
• Gestützt durch eine große Strecke der Entwicklungswerkzeuge wie C-Compiler,
Makroassemblierer-Pakete, Nacheiferer, Bewertungskommissionen, HLL-Debugger, Simulatoren,
Logik-Analysator-Disassembler, Programmierungsbretter
• Auf-Chip prüfen Unterstützung über JTAG-Schnittstelle aus
• 100-Pin Paket des Grün-LQFP, Neigung 0,5 Millimeters (19,7 Mil)

Spezifikationen

Form, Paket, kompatible funktionellkomponente
Beschreibungen

IC CPLD 128MC 5.7NS 100VQFP