XC5VLX30T-1FF665C FPGA - réseau prédiffusé programmable de champ XC5VLX30T-1FF665C

                                                    Fiche technique de XC5VLX30T-1FF665C

Détails de produit

PROCESSEUR DE SIGNAUX NUMÉRIQUES 24-BIT

Motorola DSP56307, un membre de la famille DSP56300 des processeurs de signaux numériques programmables (DSPs), soutient des applications sans fil d'infrastructure avec des opérations de filtrage générales. Les processus du coprocesseur de filtre augmentés parpuce (EFCOP) filtrent des algorithmes représentation globale et efficacité parallèlement de noyau d'opération, de ce fait d'augmentation à DSP. Comme les autres membres de la famille, le DSP56307 emploie un moteur performant, de simple-horloge-cycle-par-instruction (code-compatible avec la famille populaire de noyau DSP56000 de Motorolas), un machiniste de baril, 24 bits adressant, une cachette d'instruction, et un contrôleur d'accès mémoire direct, comme sur le schéma 1. Le DSP56307 offre des performances à 100 millions d'instructions (MIPS) par seconde utilisant une horloge interne de 100 mégahertz avec un noyau de 2,5 volts et une puissance indépendante d'entrée-sortie de 3,3 volts.

CARACTÉRISTIQUES

Noyau DSP56300 performant
●100 millions d'instructions par seconde (MIPS) avec une horloge de 100 mégahertz au noyau de 2,5 V et à l'entrée-sortie de 3,3 V
●Code d'objet compatible avec le noyau DSP56000
●Jeu d'instructions fortement parallèle
●Unité d'arithmétique-logique de données (ALU)
- 24 x 24 multiplicateur-accumulateurs entièrement canalisé de parallèle mordu
- embrayage parallèle du baril 56-bit (décalage et normalisation rapides ; génération de train bit et analyse)
- Instructions conditionnelles d'ALU
- 24-bit ou appui arithmétique de 16 bits sous le contrôle de logiciel
●Boîtier de commande de programme (servo-commande)
- Appui indépendant de code de position (IMAGE)
- Modes d'adressage optimisés pour des applications de DSP (compensations immédiates y compris)
- contrôleur de cachette d'instruction de Sur-puce
- pile de matériel mémoire-expansible de Sur-puce
- A niché le matériel POUR FAIRE des boucles
- Interruptions rapides d'automatique-retour
●Accès mémoire direct (DMA)
- Six canaux d'accès direct à la mémoire soutenant des accès internes et externes
- Un, deux, et tridimensionnels transferts (amortissement circulaire y compris)
- interruptions de Fin-de-bloc-transfert
- Déclenchement des lignes d'interruption et de tous les périphériques
●Boucle à verrouillage déphasé (PLL)
- Permet le changement du facteur de clivage de puissance faible (DF) sans perte de serrure
- Horloge de sortie avec l'élimination oblique
●Appui d'élimination des imperfections de matériel
- Module d'émulation de Sur-puce (une fois )
- Port d'accès commun d'essai du groupe d'action d'essai (JTAG) (ROBINET)
- Le mode de trace d'adresse reflète le programme interne RAM accède au port externe

Caractéristiques

Forme, paquet, composant compatible fonctionnel
Descriptions

ENTRÉE-SORTIE 665FCBGA D'IC FPGA 360