Fanout del reloj del alto rendimiento LVPECL del almacenador intermediario 1/4 del reloj ADCLK944BCPZ-R7

                                                                  Ficha técnica ADCLK944BCPZ-R7

Detalles del producto

DESCRIPCIÓN DE CIRCUITO

El circuito en el cuadro 1 fue construido conectando a los Comités de Evaluación respectivos para los productos individuales. Las conexiones fueron hechas con longitudes de cable hechas juego. El primer de tres requisitos básicos de sincronizar AD9910 múltiple es proporcionar un reloj de referencia coincidente (referencia CLK).
La disposición utiliza el AD9520 como la fuente de la referencia CLK para cada DDS AD9910. El AD9520 se fuga un cristal externo y el PLL interno. El AD9520 distribuye la fase alineada 1 gigahertz de la referencia CLKs (salidas de PECL) con los cuatro Comités de Evaluación AD9910. También proporciona un reloj de la salida del Cmos al generador de modelo de los datos de Tektronix DG2020A para el IO_UPDATE.

CIRCULE LA FUNCIÓN Y LAS VENTAJAS

La sincronización de los dispositivos múltiples del DDS permite el control de adaptación digital exacto de la fase y de la amplitud a través de los portadores múltiples de la frecuencia. Este tipo de control es útil en usos del radar y el upconversion de la cuadratura (I/Q) para la supresión del banda lateral.
El circuito en el cuadro 1 demuestra cómo sincronizar cuatro AD9910 1 los microprocesadores de GSPS, del DDS usando el generador de reloj AD9520 y el almacenador intermediario del fanout del reloj ADCLK846. El resultado es alineación exacta de la fase entre el reloj y las señales de salida de cuatro dispositivos AD9910.

Especificaciones

Descripciones

¿Quién somos?