EPM7256AEFI256-7プログラム可能な論理IC CPLD -複雑なプログラム可能な論理回路CPLD - MAX 7000 256マクロ164 IOs

概説

MAX 7000A （を含むMAX 7000AE）装置はAlteraの第二世代MAXの建築に基づく高密度の、高性能装置である。高度CMOSの技術と製造されて、EEPROMbased MAX 7000A装置は3.3-V供給電圧と作動し、速くとして4.5 nsとして600から10,000の使用可能なゲート、ISP、ピンにピン遅れ、および227.3までMHzの反対の速度を提供する。-4、-5、-6、-7、および約-10の速度の等級のMAX 7000A装置はPCIの特殊利益団体（PCIのSIG） PCIのローカル バスの指定の33のMHz操作、修正2.2のためのタイミングの条件と互換性がある。表2.を見なさい。

特徴…

■高性能3.3-V EEPROMベースのプログラム可能な論理回路（PLDs）第二世代の多数の配列のマトリックス（MAX®）の建築で造った（表1）を見なさい
■高度のピン錠の機能の作り付けのIEEE Std. 1149.1共同テスト アクション・グループ（JTAG）インターフェイスを通した3.3-V内部システム プログラム可能性（ISP）
– IEEE Std. 1532と迎合的なMAX 7000AE装置内部システム プログラム可能性（ISP）の回路部品
– IEEE Std. 1532と互換性があるEPM7128AおよびEPM7256A装置ISPの回路部品
■IEEE Std. 1149.1と迎合的な作り付け境界スキャン テスト（BST）回路部品
■JEDECの込み合いの標準的なテストおよび言語プログラミング（STAPL） JESD-71を支える
■高められたISPの特徴
–より速いプログラミングのための高められたISPのアルゴリズム（EPM7128AおよびEPM7256A装置を除いて）
–完全なプログラミングを保障するISP_Doneビット（EPM7128AおよびEPM7256A装置を除いて）
–内部システム プログラミングの間の入力/出力ピンのプルアップの抵抗器
■普及した5.0-V MAX 7000S装置とPin互換性がある
■600から10,000の使用可能なゲートまで及ぶ高密度PLDs
■延長温度較差
■までの反対の頻度の4.5 nsピンにピン論理の遅れ
227.3 MHz
■MultiVoltTM入力/出力インターフェイスは3.3ボルトで操業に入力/出力ピンは5.0-V、3.3-Vおよび2.5-V論理のレベルと互換性があるが、装置中心を可能にする
■44からいろいろ薄いクォードのフラット パック（TQFP）、プラスチック クォードのフラット パック（PQFP）、球格子配列（BGA）、スペース節約FineLine BGATM、およびプラスチックJ鉛のチップ・キャリア（PLCC）のパッケージの256まで及ぶピン・カウント
■MAX 7000AE装置で熱いsocketingサポート
■速い、予想できる性能のためのプログラム可能な結合の配列（PIA）の連続的な誘導の構造
■PCI互換性がある
■プログラム可能なたくさんレートの制御を含むバスに適する建築、
■オープン下水管の出力オプション
■プログラム可能なmacrocellは個々の明確と、時計前もって調整されて登録し、時計は制御を可能にする
■MAX 7000AE装置のmacrocellの記録のためのプログラム可能なパワーアップ状態
■50%のためのプログラム可能なパワー セービング モードか各macrocellの大国の減少
■構成可能のエキスパンダーのプロダクト言葉の配分、macrocellごとの32までのプロダクト言葉を割り当てる
■専有設計の保護のためのプログラム可能な保証ビット
■6から10ピンまたは論理主導の出力は信号を可能にする
■任意逆転の2つの全体的な刻時信号
■改善されたroutabilityのための高められた結合資源
■入力/出力ピンからのmacrocellの記録に熱心な道によって提供される速い入力設定時間
■プログラム可能な出力たくさんレートの制御
■プログラム可能な地上ピン