EPM7256AEFI256-7 programmierbare Logik IC CPLD - komplexe programmierbare Digitalbausteine CPLD - max 7000 256 IOS des Makro164

Allgemeine Beschreibung

Geräte max 7000A (einschließlich max 7000AE) sind, leistungsstarken Geräte die mit hoher Dichte, die auf Alteras max-Architektur der zweiten Generation basieren. Fabriziert mit moderner CMOS-Technologie, funktionieren die Geräte EEPROMbased max 7000A mit einer Spannung der Versorgung 3.3-V und stellen 600 bis 10.000 verwendbare Tore, ISP, Stift-zustiftverzögerungen als schnell als 4,5 ns und Gegengeschwindigkeiten von bis 227,3 MHZ zur Verfügung. Geräte max 7000A im -4, in -5, in -6, in -7 und in ca. Graden mit -10 Geschwindigkeiten sind mit den TIMING-Anforderungen für 33 MHZ-Operation der Interessengruppe PCI (PCI-SIG) Spezifikation local bus PCI, Revision 2,2 kompatibel. Sehen Sie Tabelle 2.

Eigenschaften…

■Leistungsstarke EEPROM-ansässige programmierbare 3.3-V Digitalbausteine (PLDs) errichteten auf mehrfacher Architektur der Reihen-Matrix (MAX®) der zweiten Generation (sehen Sie Tabelle 1)
■Programmierbarkeit des Insystems 3.3-V (ISP) durch die eingebaute der Test-Aktionsgruppe IEEE Std. 1149,1 gemeinsame Schnittstelle (JTAG) mit moderner Stift-Blockierungsfähigkeit
– Der Gerätinsystem-Programmierbarkeit max 7000AE Schaltkreis (ISP) konform mit IEEE Std. 1532
– EPM7128A- und EPM7256A-Gerät ISP-Schaltkreis kompatibel mit IEEE Std. 1532
■Eingebauter Schaltkreis des Grenzescan-Tests (BST) konform mit IEEE Std. 1149,1
■Stützt JEDEC-Stau-Standardtest und Programmiersprache (STAPL) JESD-71
■Erhöhte ISP-Eigenschaften
– Erhöhter ISP-Algorithmus für die schnellere Programmierung (ausschließlich EPM7128A- und EPM7256A-Geräte)
– ISP_Done-Stückchen, zum der kompletten Programmierung sicherzustellen (ausschließlich EPM7128A- und EPM7256A-Geräte)
– Pullup-Widerstand auf Input-/Outputstiften während der Insystemprogrammierung
■Pin-kompatibel mit den populären 5.0-V max 7000S Geräten
■PLDs mit hoher Dichte, das von 600 bis 10.000 verwendbare Tore reicht
■Ausgedehnte Temperaturspanne
■4,5 ns-Stift-zustift-Logikverzögerungen mit Gegenfrequenzen von bis
227,3 MHZ
■MultiVoltTM Input-/Outputschnittstelle ermöglicht Gerätkern zum Lauf bei 3,3 V, während Input-/Outputstifte mit logischen Zuständen 5.0-V, 3.3-V und 2.5-V kompatibel sind
■Pin-Zählungen, die von 44 bis 256 in einer Vielzahl des Flachgehäuses des dünnen Viererkabels (TQFP) reichen, des Flachgehäuses des Plastikviererkabels (PQFP), der Ballgitterreihe (BGA), der Raumersparnis Feinlinien-BGATM und der Plastikpakete des J-führungschip-carriers (PLCC)
■Unterstützungen heiß-socketing in Geräten max 7000AE
■Programmierbare ununterbrochene Verlegungsstruktur der Verbindungsreihe (PIA) für schnelle, vorhersagbare Leistung
■PCI-kompatibel
■Bus-freundliche Architektur, einschließlich programmierbare Durchlauf-klassige Steuerung
■Offen-Abflussertragwahl
■Programmierbares macrocell registriert mit einzelnem klarem, eingestellt, Uhr, und Uhr ermöglichen Kontrollen
■Programmierbare anschaltende Zustände für macrocell Register in Geräten max 7000AE
■Programmierbarer Stromsparmodus für 50% oder größere Leistungsreduzierung in jedem macrocell
■Konfigurierbare Expanderproduktausdruckverteilung, bis 32 Produktausdrücke pro macrocell erlaubend
■Programmierbares Sicherheitsstückchen für Schutz von eigenen Entwürfen
■Stift- 6 bis 10 oder Logik-gesteuerterertrag Freigabesignale
■Zwei globale Taktsignale mit optionaler Umstellung
■Erhöhte Verbindungsbetriebsmittel für verbessertes routability
■Schnelle Inputeinrichtungszeiten bereitgestellt von einem engagierten Weg von Input-/Outputstift zu macrocell Register
■Durchlauf-klassige Steuerung des programmierbaren Ertrages
■Programmierbare Massepunkte