EP1SGX25FF1020I6N FPGA - réseau prédiffusé programmable de champ FPGA - IOS des laboratoires 607 de Stratix I GX 2566

                                                         Fiche technique d'EP1SGX25FF1020I6N

Détails de produit

Cette fiche technique décrit des dispositifs de configuration pour les dispositifs basés sur SRAM de la table de consultation (LUT).

Caractéristiques

Les dispositifs de configuration pour les dispositifs basés sur SRAM de LUT offrent les caractéristiques suivantes :
■Configure le  1K d'Altera ACEX, le  20K d'APEX (APEX y compris 20K, APEX 20KC, et APEX 20KE), l'APEX II, le  GX d'Arria, le  de cyclone, le cyclone II, le  du  10K (CÂBLE y compris 10KE et CÂBLE 10KA) Mercury de CÂBLE, le  de Stratix, les dispositifs de Stratix GX, de Stratix II, et de Stratix II GX
■Interface facile à utiliser de quatre-goupille
■À faible intensité pendant la configuration et le courant proche-zéro de mode veille
■Appui de programmation avec l'unité de programmation d'Altera (APU) et matériel de programmation des microsystèmes d'entrée-sortie, de BP de données, et d'autres tiers programmeurs
■Disponible en paquets en plastique compacts
■paquet à double rangée de connexions en plastique de 8 bornes (PDIP)
■paquet en plastique du support intermédiaire de J-avance de 20 bornes (PLCC)
■paquet mince en plastique du paquet plat de quadruple de 32 bornes (TQFP)
■Le dispositif EPC2 a la mémoire instantanée reprogrammable de configuration
■programmabilité du dans-système 5.0-V et 3.3-V (ISP) par la norme intégrée d'IEEE.
1149,1 interface de JTAG
■Circuits intégrés de l'essai de frontière-balayage de JTAG (déclaration provisoire) conformes avec la norme 1149,1 d'IEEE
■Les appuis programmant par le dossier périodique de format de vecteur (.svf), l'essai de confiture et le dossier standard de format du langage de programmation (STAPL) (.jam), BLOQUENT le dossier de code d'octet (.jbc), et le Quartus II et des logiciels de MAX+PLUS II câble utilisant d'USB-sableuse, de MasterBlaster, de ByteBlaster II, d'EthernetBlaster, ou de ByteBlasterMV téléchargement
■Appuis programmant par le programmeur Object File (.pof) pour les dispositifs EPC1 et EPC1441
■la goupille de nINIT_CONF permet l'instruction d'INIT_CONF JTAG de commencer la configuration de FPGA

Caractéristiques

Forme, paquet, composant compatible fonctionnel

Descriptions

Qui sommes-nous ?

est une société professionnelle de commercialisation entièrement occupée dans les champs des semi-conducteurs et des composants électroniques vente et le service pour des clients sur 10 ans, se spécialise en vendant le nouveau et l'usine inutilisée et originale du joint les composants électroniques de garniture. spécialisez-vous dans IC, diode, le transistor, IGBT, *** de convertisseur de DC-DC ..... a installé notre propre conception de service de ventes et a déjà établi des associations fortes avec beaucoup de fabricants célèbres et nous avons plus de 5 000 000 genres de composants électroniques pour vos choix, toujours à vos services !

FAQ
Q : Est-vous société commerciale ou le fabricant ?
: Nous sommes fabricant original de puce de circuit intégré. Nous pouvons faire des affaires d'OEM/ODM.
Q : De quelle longueur est-il votre délai de livraison ?
: Délai de livraison d'achats de groupe : 30-60 jours ; Délai de livraison général : 20 jours.
Q : Quelles sont vos conditions de paiement ?
: T/T 30% comme dépôt, et 70% avant la livraison.
Q : Comment acheter vos produits ?
: Vous pouvez acheter les produits de notre société directement. Normalement la procédure est signe le contrat, paiement par T/T, contactent la compagnie maritime à la livraison les marchandises à votre pays. Q : Quelle est la garantie ?
: La garantie libre est à un an du jour de la commission qualifié. S'il y a n'importe quel défaut pour nos produits au cours de la période libre de garantie, nous le réparerons et changerons l'ensemble de défaut pour libre